高速信号設計においては、最大の信号インテグリティを実現するために適切な PCB レイアウトが必要です。一般的なガイドラインは、信号反射、減衰、クロストークの管理に重点を置いています。

• 反射の制御：
  • インピーダンスの不連続性 (ビア、コネクタ、パターン幅の変化など) に起因
  • 信号反射による反射損失の低下 (S11)
  • 信号路全体で、一貫した 50Ω のシングルエンド インピーダンスを維持する必要があります
• 減衰制御：
  • PCB 基板内の導体抵抗および誘電損失に起因します
  • 減衰は信号の振幅および立ち上がりの鋭さを低下させ、挿入損失 (S21) を劣化させます
  • 減衰を最小限に抑えるために、低損失誘電体の PCB 材料を使用するか、パターン長を短くします
• クロストーク制御：
  • 隣接する信号パターン間の電磁結合によって発生します
  • クロストークは、ノイズ、タイミング ジッタ、ロジック誤差を引き起こします
  • 高速パターン間の間隔を広げ、グランド シールドを追加してクロストークを最小限に抑えます

反射制御は最も困難な要素であるため、本アプリケーション ノートでは、重要な要因および設計変数を分析して、最適化し、シミュレーションを通じて反射特性の改善を図ります。これにより、設計者はコンデンサのランド パッド、ESD ダイオードの寄生容量、信号ビア、およびスルーホール コネクタによって引き起こされる反射損失の劣化に対処できます。最適化の重要ポイントは、次のリストで強調表示されています：

• 伝送ライン インピーダンスの制御：
  • ±5% のインピーダンス制御を伴う 50Ω シングルエンド パターンを維持します
  • リファレンス プレーンが高速パターンの上または下にあることを確認します
  • スタブを避けるために、高速パターンはトップ層またはボトム層にマイクロストリップ構造で配線します

• 部品レベルでのインピーダンス制御を以下に示します：
  • AC カップリング コンデンサのランディング パッド
  • ESD ダイオードのランディング パッドと固有の寄生静電容量
  • スルーホール コネクタのフットプリント

• スルーホール信号ビアのインピーダンス制御：
  • 信号ビア数を最小限に抑え、ビア スタブを排除します
  • インピーダンスの非連続性を最小化するために、アンチパッド経由で信号を最適化し、グランド遷移ビアを追加します

要約すると、高速 SerDes 配線の主な原理はインピーダンスに十分に制御されています。これを実現するには、配線がビアを介して層を変更したり、ESD ダイオードやコンデンサを通過したりする場合でも、信号路全体で一貫した 50Ω のインピーダンス特性を維持する必要があります。

次のセクションでは、これらすべての最適化キーポイントを詳細に分析します。PCB の S パラメータを最適化するために、設計モデル、反射損失および時間領域反射測定 (TDR)、インピーダンスのシミュレーション結果、実践的なレイアウト設計の推奨事項が提供されます。