アプリケーション ブリーフ

シリアル ペリフェラル インターフェイス (SPI) バスは、コントローラ デバイスと 1 つ以上の周辺デバイス間の高速全二重データ転送を可能にする、広く使用されている同期通信プロトコルです。SPI は 1980 年代にモトローラによって開発され、それ以来、組み込みシステムのペリフェラルを接続するための標準インタフェースとなっています。そのシンプルさ、汎用性、効率性により、信頼性と高速な通信を必要とするシステムを設計するエンジニアにとって必要不可欠なツールです。図 1 に、バス上の SPI 接続の一般的な図を示します。

図 1 SPI バスの例

SPI 通信は、共有クロック信号を使用して同期し、高精度のデータ転送タイミングを確保します。I2C (Inter-Integrated Circuit) などの他のシリアル プロトコルとは異なり、SPI (シリアル ペリフェラル インターフェイス) では標準の通信形式が定義されていないため、開発者は特定のアプリケーション要件に合わせてプロトコルをカスタマイズできます。表 1 に、SPI、I2C、ユニバーサル非同期レシーバ/トランスミッタ (UART) の違いを示します。

SPI バスアーキテクチャ

SPI バスアーキテクチャは、1 つの コントローラ と 1 つ以上の ペリフェラル デバイスでシンプルに構成されていあます。コントローラは通信を開始し、クロックを制御し、通信するペリフェラルを選択します。このアーキテクチャは、次の 3 つの主要な構成をサポートします。

• シングルコントローラ、シングルペリフェラル:
  • 最もシンプルなセットアップで、コントローラが 1 つのペリフェラルデバイスのみと通信します。
  • 4 つのライン (PICO、POCI、SCLK、CS) が必要です。
• シングルコントローラ、複数のペリフェラル (独立したチップセレクト):
  • 各ペリフェラルには、専用のチップセレクト (CS) ラインがあります。
  • コントローラは、他のペリフェラルが非アクティブの状態で、目的のペリフェラルの CS ラインをアクティブにします。
• デイジーチェーン構成:
  • ペリフェラルは直列に接続され、1 つのデバイスの出力が次のデバイスの入力に送られます。
  • チェーン全体に必要な CS ラインは 1 つであるため、必要な CS ラインの数が削減されます。
  • データは、各クロック サイクル中にチェーン内のすべてのデバイスを介して移行されます。
• 3 線式 SPI 構成:
  • PICO ラインと POCI ラインをシングルの双方向データラインに統合します。これは、データ入力/出力 (DIO) と呼ばれます。
  • この構成により、ワイヤ数を以下の 3 本に削減できます。SCLK、CS、および DIO。

データ転送モード

SPIは、クロック極性 (CPOL) とクロック位相 (CPHA) によって決定される 4 つの動作モードをサポートしています。表 3 に示すこれらのモードは、クロック信号の動作とデータサンプリングのタイミングを定義します。

ペリフェラルへの書き込み

登録情報に書き込むには、コントローラは MSB (ビット23) を 0 に設定した 24 ビットのワードを送信します。アドレス登録は、ビット [22:16] にエンコードされ、ビット [15:8] はターゲット GPIO ポートを選択するか、マルチポートモードを設定します。最後の 8 ビット [7:0] は、書き込む実際のデータを伝送します。

• 例: ポート 0 を出力として構成する
  • アドレス登録0x04 (登録方向)
  • ポートの選択: 0x00 (ポート 0)
  • データ: 0xFF (すべてのピンを出力として使用)
• PICO:
  • ビット [23] R/W = 0 (書き込み)
  • ビット [22:16] アドレス = 0x04
  • ビット [15:8] ポート = 0x00
  • ビット [7:0] データ = 0xFF
• 最終フレーム= 0x0400FF
• POCI 応答:
  • ビット [23:22] = 0x3 (ステータスセグメントであることを示す)
  • ビット [21:16]: 故障ステータス登録
  • ビット [15:8]: すべて 0
  • ビット [7:0]: 前の登録データ

ペリフェラルからの読み取り

登録情報から読み取るには、ホストはビット 23 を 1 に設定し、必要なアドレス登録を送信します。下位 16 ビットにはダミーデータを含めることができます。この同じ転送中に、TXE8124 は POCI ラインの指定されたアドレス登録の現在の値を返します。

• 例: ポート 1 から GPIO の入力ステータスを読み出す
  • アドレス登録0x02 (入力ポート登録)
  • ポートの選択: 0x01 (ポート 1)
  • データ: 0x00 (ダミー)
• PICO:
  • ビット [23] R/W = 1 (読み取り)
  • ビット [22:16] アドレス = 0x02
  • ビット [15:8] ポート = 0x01
  • ビット [7:0] ダミー = 0x00
• 最終フレーム= 0x820100
• POCI 応答:
  • ビット [23:22] = 0x3 (ステータスセグメントであることを示す)
  • ビット [21:16]: 故障ステータス登録
  • ビット [15:8]: すべて 0
  • ビット [7:0]: 読み取りデータ

TXE8116/24 の主要なタイミング要件

正しい通信を維持するためには、すべての SPI トランザクションは、割り込み出力、リセット入力、および I/O 構成登録データシートを備えた TXE81xx-Q1 車載用 24 ビット SPI バス I/O エクスパンダー で指定されている最小タイミング制約を満たす必要があります。

注記

• すべてのトランザクションは全二重で、各 SPI クロックは PICO と POCI の両方で 1 ビットを転送します。
• データは SCLK の立ち上がりエッジでキャプチャされ、立ち下がりエッジで駆動されます。
• 24 ビット フレームの期間中は必ず CS が低く保持されていることを確認してください。フレームの途中で CS を切り替えると、トランザクションが破損する可能性があります。
• マルチポート アドレッシングは、[15:8] の特定のポートビットを介して可能です。