JAJAA11 September   2025 F29H850TU , F29H859TU-Q1

 

  1.   1
  2.   概要
  3.   商標
  4. 1はじめに
  5. 2エラー処理アーキテクチャの概要
  6. 3使用例の概要
  7. 4エラー アグリゲータの概要
    1. 4.1 エラー アグリゲーション
    2. 4.2 エラー ログ
    3. 4.3 EAM モジュールを用いたエラー デバッグ
      1. 4.3.1 EAM エラー デバッグ
      2. 4.3.2 エラー アドレスとプログラム カウンタ値の解釈
  8. 5エラー通知モジュールの概要
    1. 5.1 ESM エラー イベント出力の構成およびステータス情報
      1. 5.1.1 Sysconfig ESM の構成
    2. 5.2 ESM エラー イベント デバッグ
    3. 5.3 ESM に関するその他のデバッグのヒント
  9. 6BootROM における EAM/ESM エラー ステータス
  10. 7FAQ：
  11. 8まとめ
  12. 9参考資料

5.1 ESM エラー イベント出力の構成およびステータス情報

下図は、各 ESM ブロックをどのように構成することで、それぞれの ESM モジュールからの出力に影響を与えられるかを示しています。これらの出力をデバイス ペリフェラルに接続する方法については、F29x テクニカル リファレンス マニュアルESM の章の「ESM サブシステム デバイスの統合図」を参照してください。

以下に示すステータスレジスタは、どのエラー イベントがアクティブで有効化され、ESM CPU やシステム ESM モジュールからの出力に影響を与えているかを特定するのに役立ちます：

  1. RAW ステータス/ セット レジスタ (RAW_j) ― エラー イベントがアクティブであるかを示すレジスタです。j はエラー イベント インデックスを表します (j = 0 ～ 255)。
  2. 割り込みイネーブル ステータス/クリア レジスタ (STS_j) ― このレジスタは、エラー イベントがアクティブであり、低優先度または高優先度の割り込みに影響を与えるよう有効化されているかどうかを示します。j はエラー イベント インデックスを表します (j = 0 ～ 255)。
ESM CPU の詳細構成とステータス情報ビュー図 5-2 ESM CPU の詳細構成とステータス情報ビュー
システム ESM 詳細構成およびステータス情報ビュー図 5-3 システム ESM 詳細構成およびステータス情報ビュー