

TPS51200 シンク / ソース DDR 終端レギュレータ

1 特長

- 入力電圧: 2.5V レールと 3.3V レールをサポート
- VLDOIN の電圧範囲: 1.1V ~ 3.5V
- シンク/ソース終端レギュレータはドロップ補償を備えています
- メモリ終端アプリケーション (DDR) には、20 μ F 以上の出力容量が必要です (一般的には 10 μ F の MLCC を 3 個使用)
- PGOOD による出力レギュレーションの監視
- EN 入力
- REFIN 入力は、直接接続または抵抗分圧器を介して柔軟な入力トラックングを可能にします
- リモート センシング (VOSNS)
- ± 10 mA バッファ付き基準電圧 (REFOUT)
- ソフトスタート、UVLO、OCL 内蔵
- サーマル シャットダウン
- DDR、DDR2、DDR3、DDR3L、低消費電力の DDR3、DDR4 VTT の各アプリケーションをサポート
- サーマル パッド付き 10 ピン VSON パッケージ

2 アプリケーション

- DDR、DDR2、DDR3、DDR3L、低電力 DDR3、および DDR4 用のメモリ終端レギュレータ
- ノートブック、デスクトップ、サーバー
- 通信およびデータ通信
- 基地局
- LCD TV と PDP TV
- コピー機とプリンター
- セットトップ ボックス

3 説明

TPS51200 デバイスは、シンクおよびソースのダブル データレート(DDR)終端レギュレータで、容積が主要な考慮事項である低入力電圧、低コスト、低ノイズのシステムに特化して設計されています。

TPS51200 応答を維持し、必要な最小出力容量は 20 μ F のみです。TPS51200 はリモート センシング機能と、DDR、DDR2、DDR3、DDR3L、低消費電力 DDR3、DDR4 VTT バス終端のすべての電力要件に対応します。

さらに、TPS51200 は出力レギュレーションを監視するためのオープンドレイン PGOOD 信号と、S3 (RAM へのサスペンド)時に VTT を放電するため使用可能な EN 信号を、DDR アプリケーションに供給します。


TPS51200 デバイスは熱効率の高い 10 ピンの VSON サーマル パッド パッケージで供給され、グリーンおよび鉛フリーの両方の基準を満たしています。-40 $^{\circ}$ C ~ +85 $^{\circ}$ C で規定されています。

製品情報

部品番号	パッケージ (1)	本体サイズ (公称)
TPS51200	VSON (10)	3.00mm \times 3.00mm

(1) 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。

簡略化された DDR アプリケーション



Copyright © 2016, Texas Instruments Incorporated



目次

1 特長	1	7 アプリケーションと実装	19
2 アプリケーション	1	7.1 アプリケーション情報.....	19
3 説明	1	7.2 代表的なアプリケーション.....	19
4 ピン構成および機能	3	7.3 システム例.....	22
5 仕様	4	7.4 電源に関する推奨事項.....	27
5.1 絶対最大定格.....	4	7.5 レイアウト.....	28
5.2 ESD 定格.....	4	8 デバイスおよびドキュメントのサポート	31
5.3 推奨動作条件.....	4	8.1 デバイス サポート.....	31
5.4 熱に関する情報.....	4	8.2 ドキュメントのサポート.....	31
5.5 電気的特性.....	5	8.3 ドキュメントの更新通知を受け取る方法.....	31
5.6 代表的特性.....	7	8.4 サポート・リソース.....	31
6 詳細説明	12	8.5 商標.....	31
6.1 概要.....	12	8.6 静電気放電に関する注意事項.....	31
6.2 機能ブロック図.....	12	8.7 用語集.....	31
6.3 機能説明.....	12	9 改訂履歴	32
6.4 デバイスの機能モード.....	18	10 メカニカル、パッケージ、および注文情報	33

4 ピン構成および機能




図 4-1. TPS51200 DRC パッケージ、10 ピン VSON (上面図)

表 4-1. ピンの機能

ピン		I/O ⁽²⁾	説明
名称	番号		
EN	7	I	DDR VTT アプリケーションでは、EN を SLP_S3 に接続してください。他のアプリケーションでは、EN ピンを ON/OFF 機能として使用します。
GND	8	G	信号グラウンド。
PGND ⁽¹⁾	4	G	LDO の電源グラウンド。
PGOOD	9	O	オーブンドレインのパワー グッド インジケータ。
REFIN	1	I	リファレンス入力。
REFOUT	6	O	リファレンス出力。0.1 μ F のセラミック コンデンサを介して GND に接続します。DDR 側に REFOUT コンデンサがある場合は、REFOUT ピンの合計容量を 0.47 μ F 未満にします。REFOUT ピンはオープンにできません。
VIN	10	I	2.5V または 3.3V 電源。1 μ F から 4.7 μ F の値のセラミック デカップリング コンデンサが必要です。
VLDOIN	2	I	LDO 用の電源電圧。
VO	3	O	LDO の電源出力。
VOSNS	5	I	LDO の電圧検出入力。出力コンデンサまたは負荷の正端子に接続します。

(1) サーマル パッド接続。追加情報については 図 7-12 の「[セクション 7.5.3](#)」セクションを参照してください。

(2) I = 入力、O = 出力、G = グラウンド

5 仕様

5.1 絶対最大定格

自由空気での動作温度範囲内 (特に記述のない限り)⁽¹⁾

		最小値	最大値	単位
入力電圧 ⁽²⁾	REFIN, VIN, VLDOIN, VOSNS	-0.3	3.6	V
	EN	-0.3	6.5	
	PGND から GND	-0.3	0.3	
出力電圧 ⁽²⁾	REFOUT, VO	-0.3	3.6	V
	PGOOD	-0.3	6.5	
動作時の接合部温度、T _J		-40	150	°C
保管温度、T _{stg}		-55	150	°C

(1) 「絶対最大定格」を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これらはあくまでもストレス定格であり、「推奨動作条件」に示されている条件を超える当該条件またはその他のいかなる条件下での、デバイスの正常な動作を保証するものではありません。絶対最大定格の状態が長時間続くと、デバイスの信頼性に影響を与える可能性があります。

(2) 電圧値はすべて、特に記載のない限り、ネットワークのグランド端子を基準としています。

5.2 ESD 定格

		値	単位
V _(ESD) 静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 ⁽¹⁾	±2000	V
	デバイス帯電モデル (CDM)、JEDEC 仕様 JESD22C101 に準拠 ⁽²⁾	±500	

(1) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。

(2) JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。

5.3 推奨動作条件

自由空気での動作温度範囲内 (特に記述のない限り)

		最小値	公称値	最大値	単位
電源電圧	VIN	2.375		3.500	V
電圧	EN, VLDOIN, VOSNS	-0.1		3.5	V
	REFIN	0.5		1.8	
	PGOOD, VO	-0.1		3.5	
	REFOUT	-0.1		1.8	
	PGND	-0.1		0.1	
自由気流での動作温度 (T _A)		-40		85	°C

5.4 熱に関する情報

熱評価基準 ⁽¹⁾		TPS51200	単位
		DRC (VSON)	
		10 ピン	
R _{θJA}	接合部から周囲への熱抵抗	84.6	°C/W
R _{θJC(top)}	接合部からケース (上面) への熱抵抗	55.6	°C/W
R _{θJB}	接合部から基板への熱抵抗	30.0	°C/W
ψ _{JT}	接合部から上面への特性パラメータ	5.5	°C/W
ψ _{JB}	接合部から基板への特性パラメータ	30.1	°C/W
R _{θJC(bot)}	接合部からケース (底面) への熱抵抗	10.9	°C/W

(1) 従来および最新の熱測定基準の詳細については、アプリケーション レポート『半導体および IC パッケージの熱評価基準』、SPRA953 を参照してください。

5.5 電気的特性

自由気流での推奨温度範囲内、 $V_{VIN} = 3.3V$ 、 $V_{VLDOIN} = 1.8V$ 、 $V_{REFIN} = 0.9V$ 、 $V_{VOSNS} = 0.9V$ 、 $V_{EN} = V_{VIN}$ 、 $C_{OUT} = 3 \times 10 \mu F$ と回路を図 7-1 に示します。(特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位	
電源電流						
I_{IN}	電源電流	$T_A = 25^\circ C$ 、 $V_{EN} = 3.3V$ 、負荷なし		0.7	1 mA	
$I_{IN(SDN)}$	シャットダウン電流	$T_A = 25^\circ C$ 、 $V_{EN} = 0V$ 、 $V_{REFIN} = 0$ 、無負荷		65	80 μA	
		$T_A = 25^\circ C$ 、 $V_{EN} = 0V$ 、 $V_{REFIN} > 0.4V$ 、無負荷		200	400 μA	
I_{LDOIN}	VLDOIN の電源電流	$T_A = 25^\circ C$ 、 $V_{EN} = 3.3V$ 、負荷なし		1	50 μA	
$I_{LDOIN(SDN)}$	VLDOIN のシャットダウン電流	$T_A = 25^\circ C$ 、 $V_{EN} = 0V$ 、負荷なし		0.1	50 μA	
入力電流						
I_{REFIN}	入力電流、REFIN	$V_{EN} = 3.3 V$		1	μA	
VO 出力						
V_{VOSNS}	出力 DC 電圧、VO	$V_{REFOUT} = 1.25V$ (DDR1)、 $I_O = 0A$		1.25	V	
				-15	15 mV	
		$V_{REFOUT} = 0.9V$ (DDR2)、 $I_O = 0A$		0.9	V	
				-15	15 mV	
		$V_{REFOUT} = 0.75V$ (DDR3)、 $I_O = 0A$		0.75	V	
				-15	15 mV	
		$V_{REFOUT} = 0.675V$ (DDR3L)、 $I_O = 0A$		0.675	V	
				-15	15 mV	
		$V_{REFOUT} = 0.6V$ (DDR4)、 $I_O = 0A$		0.6	V	
				-15	15 mV	
V_{VOTOL}	REFOUT に対する出力電圧許容誤差	$-2A < I_{VO} < 2A$		-25	25 mV	
I_{VOSRCL}	VO ソース電流制限	REFOUT を基準として、 $V_{OSNS} = 90\% \times V_{REFOUT}$		3	4.5 A	
I_{VOSNCL}	VO シンク電流制限	REFOUT を基準とする場合、 $V_{OSNS} = 110\% \times V_{REFOUT}$		3.5	5.5 A	
I_{DSCHRG}	放電電流 VO	$V_{REFIN} = 0V$ 、 $V_{VO} = 0.3V$ 、 $V_{EN} = 0V$ 、 $T_A = 25^\circ C$		18	25 Ω	
パワーグッド コンパレータ						
$V_{TH(PG)}$	VO PGOOD スレッシュホールド	REFOUT を基準とした PGOOD ウィンドウの下限スレッシュホールド		-23.5%	-20%	-17.5%
		REFOUT を基準とした PGOOD ウィンドウの上限スレッシュホールド		17.5%	20%	23.5%
		PGOOD ヒステリシス		5%		
$t_{PGSTUPDLY}$	PGOOD スタートアップ遅延	起動時の立ち上がりエッジにおいて、VOSNS が REFOUT の $\pm 15\%$ 以内		2	ms	
$V_{PGOODLOW}$	出力 LOW 電圧	$I_{SINK} = 4mA$		0.4	V	
$t_{PBADDLY}$	PGOOD 異常時遅延	VOSNS が $\pm 20\%$ の PGOOD ウィンドウの外にあります		10	μs	
$I_{PGOODLK}$	リーク電流 ⁽¹⁾	$V_{OSNS} = V_{REFIN}$ (PGOOD 高インピーダンス)、 $V_{PGOOD} = V_{VIN} + 0.2V$		1	μA	
REFIN と REFOUT						
V_{REFIN}	REFIN 電圧範囲			0.5	1.8 V	
$V_{REFINUVLO}$	REFIN 低電圧誤動作防止	REFIN 立ち上がり		360	390 420 mV	
$V_{REFINUVHYS}$	REFIN 低電圧誤動作防止ヒステリシス			20	mV	
V_{REFOUT}	REFOUT 電圧			REFIN	V	

5.5 電気的特性 (続き)

自由気流での推奨温度範囲内、 $V_{VIN} = 3.3V$ 、 $V_{VLDIOIN} = 1.8V$ 、 $V_{REFIN} = 0.9V$ 、 $V_{VOSNS} = 0.9V$ 、 $V_{EN} = V_{VIN}$ 、 $C_{OUT} = 3 \times 10 \mu F$ と回路を図 7-1 に示します。(特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位	
$V_{REFOUTTOL}$	V_{REFIN} に対する REFOUT 電圧の許容誤差	$-1mA < I_{REFOUT} < 1mA$ 、 $V_{REFIN} = 1.25V$	-12		12	mV
		$-1mA < I_{REFOUT} < 1mA$ 、 $V_{REFIN} = 0.9V$	-12		12	
		$-1mA < I_{REFOUT} < 1mA$ 、 $V_{REFIN} = 0.75V$	-12		12	
		$-1mA < I_{REFOUT} < 1mA$ 、 $V_{REFIN} = 0.675V$	-12		12	
		$-1mA < I_{REFOUT} < 1mA$ 、 $V_{REFIN} = 0.6V$	-12		12	
$I_{REFOUTSRCL}$	REFOUT のソース電流制限	$V_{REFOUT} = 0V$	10	40	mA	
$I_{REFOUTSNCL}$	REFOUT シンク電流制限	$V_{REFOUT} = 0V$	10	40	mA	
UVLO および EN ロジック スレッシュホールド						
$V_{VINUVIN}$	UVLO スレッシュホールド	ウェークアップ、 $T_A = 25^\circ C$	2.2	2.3	2.375	V
		ヒステリシス		50		mV
V_{ENIH}	High レベル入力電圧	イネーブル	1.7			V
V_{ENIL}	Low レベル入力電圧	イネーブル			0.3	
V_{ENYST}	ヒステリシス電圧	イネーブル		0.5		
I_{ENLEAK}	ロジック入力リーク電流	EN、 $T_A = 25^\circ C$	-1		1	μA
サーマル シャットダウン						
T_{SON}	サーマル シャットダウンのスレッシュホールド ⁽¹⁾	シャットダウン温度		150		$^\circ C$
		ヒステリシス		25		

(1) 設計により保証されています。実製品の検査は行っていません。

5.6 代表的特性

出力に 3 個の 10 μ F MLCC (0805) が使用されています




図 5-1. ロードレギュレーション




図 5-2. ロードレギュレーション




図 5-3. ロードレギュレーション




図 5-4. ロードレギュレーション

5.6 代表的特性 (続き)

出力に 3 個の 10 μ F MLCC (0805) が使用されています




図 5-5. ロードレギュレーション




図 5-6. ロードレギュレーション




図 5-7. ロードレギュレーション




図 5-8. ロードレギュレーション

5.6 代表的特性 (続き)

出力に 3 個の 10 μ F MLCC (0805) が使用されています




図 5-9. ロードレギュレーション




図 5-10. ロードレギュレーション




図 5-11. REFOUT 負荷レギュレーション




図 5-12. REFOUT 負荷レギュレーション

5.6 代表的特性 (続き)

出力に 3 個の 10 μ F MLCC (0805) が使用されています




図 5-13. REFOUT 負荷レギュレーション




図 5-14. REFOUT 負荷レギュレーション




図 5-15. REFOUT 負荷レギュレーション






図 5-16. ドロップアウト電圧と出力電流の関係

5.6 代表的特性 (続き)

出力に 3 個の 10 μ F MLCC (0805) が使用されています




6 詳細説明

6.1 概要

TPS51200 デバイスは、シンクおよびソースのダブル データ レート(DDR)終端レギュレータで、容積が主要な考慮事項である低入力電圧、低コスト、低ノイズのシステムに特化して設計されています。

このデバイスは高速な過渡応答を維持し、必要な最小出力容量は $20\mu\text{F}$ のみです。デバイスはリモート センシング機能と、DDR、DDR2、DDR3、DDR3L、低消費電力 DDR3、DDR4 VTT バス終端のすべての電力要件に対応します。

6.2 機能ブロック図



Copyright © 2016, Texas Instruments Incorporated

6.3 機能説明

6.3.1 シンクおよびソース レギュレータ (VO ピン)

TPS51200 は、シンクおよびソース両対応のトラッキング終端レギュレータであり、低入力電圧、低コスト、外付け部品点数の少ないシステム、つまり実装スペースが重要なアプリケーション パラメータとなる用途向けに特別に設計されています。このデバイスには、高性能で低ドロップアウト (LDO) のリニア レギュレータが統合されており、電流のソースおよびシンクの両方に対応できます。この LDO レギュレータは高速フィードバック ループを採用しており、小型のセラミック コンデンサを使用して高速な負荷過渡応答をサポートできます。パターン抵抗の影響を最小限に抑えて高精度のレギュレーションを実現するために、リモート センシング端子 VOSNS を、VO からの大電流経路とは別のパターンとして、各出力コンデンサの正端子に接続します。

6.3.2 リファレンス入力 (REFIN ピン)

出力電圧 VO は REFOUT にレギュレートされます。REFIN が標準的な DDR 終端アプリケーション用に構成されている場合、REFIN はメモリ電源バス (VDDQ) に接続された外部の等価比率電圧分圧器によって設定できます。TPS51200 デバイスは、 0.5V ~ 1.8V の REFIN 電圧をサポートしているため、多用途で、多くの種類の低消費電力 LDO アプリケーションに理想的です。

6.3.3 リファレンス出力 (REFOUT ピン)

DDR 終端アプリケーション用に構成されている場合、REFOUT はメモリ アプリケーション用の DDR VTT リファレンス電圧を生成します。10mA のソース負荷とシンク負荷の両方をサポートできます。REFOUT は、REFIN 電圧が 0.390V に達し、かつ VIN が UVLO スレッショルドを上回ったときにアクティブになります。REFOUT が 0.375V 未満になると無効化され、その後、内部の 10kΩ MOSFET を介して GND に放電されます。REFOUT は、EN ピンの状態から独立しています。

6.3.4 ソフトスタートシーケンス

電流クランプにより、VO ピンのソフトスタート機能が実装されています。電流クランプにより、出力コンデンサを小電流および定電流で充電でき、出力電圧は線形的に上昇します。VO がパワーグッド ウィンドウの場合、電流クランプ レベルは完全過電流制限 (OCL) レベルの半分になります。VO が上昇または PGOOD ウィンドウ内に入ると、電流クランプ レベルが OCL レベル全体に切り替わります。ソフトスタート機能は完全に対称で、過電流制限は両方向で機能します。ソフトスタート機能は、GND から REFOUT 電圧までの間だけでなく、VLDOIN から REFOUT 電圧までの間も機能します。

6.3.5 イネーブル制御 (EN ピン)

EN が High に駆動されると、VO レギュレータは通常動作を開始します。デバイスが EN を Low にすると、VO は内部の 18Ω MOSFET を介して GND に放電されます。デバイスが EN を Low にしても、REFOUT はオンのまま維持されます。EN ピンの電圧が常に V_{VIN} 以下になるようにします。

6.3.6 パワーグッド機能 (PGOOD ピン)

この TPS51200 デバイスは、VO 出力が REFOUT の $\pm 20\%$ 以内になると High になるオープン ドレインの PGOOD 出力を供給します。出力がパワーグッドウィンドウの範囲を超えると、PGOOD は 10μs 以内にデアサートされます。VO の初期立ち上げ時に、VO がパワーグッド ウィンドウに入ってから 2ms (標準値) 後に PGOOD が High をアサートします。PGOOD はオープン ドレイン出力であるため、PGOOD と安定したアクティブ電源電圧レールの上に配置する 1kΩ と 100kΩ の間に値のプルアップ抵抗が必要です。

6.3.7 電流保護 (VO ピン)

LDO には一定の過電流制限 (OCL)があります。出力電圧がパワーグッド ウィンドウ内でない場合、OCL レベルは 1/2 に低減されます。この低減は非ラッチ型の保護機能です。

6.3.8 UVLO 保護 (VIN ピン)

VIN 低電圧誤動作防止 (UVLO) 保護については、TPS51200 は VIN 電圧を監視します。VIN 電圧が UVLO スレッショルド電圧より低い場合、VO レギュレータと REFOUT レギュレータの両方がオフになります。このシャットダウンは非ラッチ方式の保護です。

6.3.9 サーマル シャットダウン

TPS51200 は接合部温度を監視します。デバイスの接合部温度がしきい値 (通常 150°C) を超えると、VO および REFOUT レギュレータは両方ともシャットオフされ、内部放電 MOSFET によって放電されます。このシャットダウンは非ラッチ方式の保護です。

6.3.10 起動およびシャットダウンのトラッキング

TPS51200 はまた、EN ピンがシステム バスに直接接続されており、デバイスのオン/オフに使用されない場合のスタートアップおよびシャットダウンのトラッキングもサポートしています。トラッキング スタートアップ時には、REFIN 電圧が 0.39V を超えると、VO は REFOUT に追従します。REFIN は、分圧器を経由して VDDQ レールの立ち上がりに追従します。VDDQ レールの標準ソフトスタート時間 (t_{SS}) は約 3ms ですが、システム構成によって異なる場合があります。VO 出力のソフトスタート時間は OCL 設定に依存しませんが、VDDQ レールのソフトスタート時間の関数です。PGOOD は、 V_{VO} が REFOUT の $\pm 20\%$ 範囲内に入ってから 2ms 後にアサートされます。トラッキング シャットダウン中、REFOUT が 0.37V に達するまで、VO ピンの電圧は REFOUT に追従します。REFOUT が 0.37V を下回ると、内部放電 MOSFET がオンになり、REFOUT と VO の両方を GND へ迅速に放電します。VO が REFOUT の $\pm 20\%$ の範囲を超えると、

PGOOD がデアサートされます。図 6-2 に、トラッキングのスタートアップとシャットダウンを使用するアプリケーションの代表的なタイミング図を示します。




図 6-1. S3 および擬似 S5 サポートの代表的なタイミング図





図 6-2. トラッキング起動とシャットダウンの標準的なタイミング図


6.3.11 VTT DIMM アプリケーション向け出力許容範囲の考慮事項

TPS51200 は、メモリ終端レールに電源を供給するように特に設計されています (図 6-3 を参照)。DDR メモリの終端構造は VTT レールの主な特性を決定します。主な特性は、VTT の許容範囲を維持しつつ電流をシンクおよびソースできる点です。1 個のメモリセルの代表的特性については、図 6-4 を参照してください。



UDG-08022

図 6-3. TPS51200 を使用した DDR3 VTT DIMM の代表的なアプリケーション図



UDG-08023

図 6-4. DDR 物理信号システム双方向 SSTL 信号伝達

図 6-4 で、Q1 がオンで Q2 がオフのとき:

- 電流は VDDQ から終端抵抗経由で VTT に流れます
- VTT シンク電流

図 6-4 で、Q2 がオンで Q1 がオフのとき:

- 電流は VTT から終端抵抗経由で GND に流れます
- VTT が電流を供給します

VTT の精度はメモリ信号の完全性に直接影響するため、VTT の許容範囲要件を理解することが不可欠です。式 1 は DC および AC 条件の両方に適用され、DDR および DDR2 用の JEDEC VTT 仕様 (JEDEC 標準: DDR JESD8-9B May 2002、DDR2 JESD8-15A Sept 2003) に基づいています。

$$V_{VTTREF} - 40\text{mV} < V_{VTT} < V_{VTTREF} + 40\text{mV} \quad (1)$$

仕様では、適切なシグナルコンディショニングのために VTT が VTTREF を追従する必要があることが示されています。

TPS51200 はレギュレータの出力電圧を式 2 に示すとおり維持することを保証し、これは DC および AC 条件の両方に適用されます。

$$V_{VTTREF} - 25\text{mV} < V_{VTT} < V_{VTTREF} + 25\text{mV} \quad (2)$$

ここで、

- $-2\text{A} < I_{VTT} < 2\text{A}$

レギュレータの出力電圧は、負荷側ではなくレギュレータ側で測定されます。この許容誤差は DDR、DDR2、DDR3、DDR3L、低消費電力 DDR3、DDR4 の各アプリケーションに適用されます (詳細については、表 6-1 を参照)。安定性の要件を満たすには、20 μF の最小出力容量が必要です。MLCC コンデンサの実際の許容差を考慮すると、10 μF のセラミックコンデンサ 3 個で VTT 精度要件を十分に満たすことができます。

表 6-1. DDR、DDR2、DDR3、LP DDR3 終端技術

	DDR	DDR2	DR3	低消費電力 DDR3
FSB データレート	200、266、333、400MHz	400、533、677、800MHz	800、1066、1330、1600MHz	
終端	すべての信号の VTT へのマザーボード終端	データグループのオンダイ終端。アドレス信号、コマンド信号、および制御信号の VTT 終端	データグループのオンダイ終端。アドレス信号、コマンド信号、および制御信号の VTT 終端	
終端電流要求	最大 2.6A~2.9A のソース/シンク過渡電流	要求はそれほど厳しくありません	要求はそれほど厳しくありません	
		VTT に接続されるのは 34 本の信号 (アドレス、コマンド、コントロール) のみです	VTT に接続されるのは 34 本の信号 (アドレス、コマンド、コントロール) のみです	
		ODT はデータ信号を処理しません	ODT はデータ信号を処理します	
		バースト電流は 1A 未満です	バースト電流は 1A 未満です	
電圧レベル	2.5V コアおよび I/O 1.25V VTT	1.8V コアおよび I/O 0.9V VTT	1.5V コアおよび I/O 0.75V VTT	1.2V コアおよび I/O 0.6V VTT

TPS51200 は、LDO を駆動するために相互コンダクタンス (g_M) を使用しています。デバイスの相互コンダクタンスおよび出力電流によって、リファレンス入力と出力レギュレータの間の電圧降下が決定されます。表的な相互コンダクタンス値は 2A で 250S であり、静止電流を節約するために負荷に応じて変化します (つまり、無負荷状態では相互コンダクタンスは非常に低くなります)。(g_M) LDO レギュレータは単極システムです。相互コンダクタンスの帯域幅特性の結果、出力キャパシタンスのみが電圧ループのユニティゲイン帯域幅を決定します (式 3 を参照)。

$$f_{UGBW} = \frac{g_M}{2 \times \pi \times C_{OUT}} \quad (3)$$

ここで、

- f_{UGBW} はユニティゲイン帯域幅です
- g_M は相互コンダクタンスです
- C_{OUT} は出力キャパシタンスです

この種類のレギュレータには、出力バルク コンデンサ要件に由来する 2 つの制約があることを考慮してください。安定性を確保するには、出力コンデンサの ESR に起因するゼロ点の位置が電流ループの -3dB ポイントを超えている必要があります。この制約は、設計では、より高い ESR のコンデンサを使用しないことを意味します。さらに、セラミック コンデンサのインピーダンス特性を十分に理解しておく必要があります。これは、大きな ESL、出力コンデンサ、および VO ピン電圧配線の寄生インダクタンスにより相互コンダクタンス (g_M) の -3dB ポイント付近におけるゲインのピーク効果を防ぐためです。

6.3.12 DDR2 アプリケーションにおける REFOUT (V_{REF}) の考慮事項

TPS51200 のトラッキング スタートアップ時には、REFIN 電圧は分圧器を経由して VDDQ レールの上昇に追従し、REFIN 電圧が 0.39V を超えると REFOUT (V_{REF}) は REFIN に追従します。REFIN 電圧が 0.39V を下回る場合、 V_{REF} は 0V です。

JEDEC DDR2 SDRAM 規格 (JESD79-2E) では、スタートアップ期間中に V_{REF} が $\pm 0.3\text{V}$ 精度で $V_{DDQ}/2$ を追跡する必要がありますと規定されています。TPS51200 デバイスが

JEDEC DDR2 仕様を満たすように、分圧抵抗を使用して DIMM に V_{REF} 信号を供給できます。抵抗分圧器の比を 0.5 にして、 V_{REF} 電圧が $V_{DDQ}/2$ に等しくなります。




図 6-5. 分割抵抗回路

抵抗値を選択する際は、DIMM V_{REF} ピンからのリーク電流が基準電圧へと及ぼす影響を考慮します。抵抗値を計算するには、式 4 を使用します。

$$R_{REF} \leq \frac{2 \times \Delta V_{REF}}{I_{REF}} \quad (4)$$

ここで、

- R_{REF} 抵抗値です
- ΔV_{REF} は V_{REF} の DC 変動要件です
- I_{REF} は DIMM からの最大 V_{REF} リーク電流です

例として、Micron の MT47H64M16 DDR2 SDRAM コンポーネントを考えます。MT47H64M16 データシートは、各 DIMM の最大 V_{REF} リーク電流は $\pm 2\mu\text{A}$ であり、 $V_{REF(DC)}$ の変動は V_{DDQ} の $\pm 1\%$ 以内でなければなりません。この DDR2 アプリケーションでは、 V_{DDQ} 電圧は 1.8V です。1 つの TPS51200 デバイスが 4 つの DIMM に電力を供給する必要があると仮定すると、 V_{REF} の合計リーク電流の最大値は $\pm 8\mu\text{A}$ となります。計算に基づき、抵抗値は $4.5\text{k}\Omega$ より低くする必要があります。十分なマージンを確保するため、推奨抵抗値は 100Ω です。2 つの 100Ω 抵抗を使用すると、 V_{REF} の最大変動が 0.4mV 、各抵抗の電力損失は 8.1mW です。

6.4 デバイスの機能モード

6.4.1 低入力電圧アプリケーション

TPS51200 は 2.5V レールまたは 3.3V レールを供給するアプリケーション システムで使用できます。5V レールのみを利用できる場合は、代替として [TPS51100](#) デバイスを使用することを検討してください。TPS51200 デバイスの最小入力電圧要件は 2.375V です。2.5V レールを使用する場合は、デバイス ピンの絶対最小電圧 (DC と過渡の両方) が 2.375V 以上であることを確認します。2.5V レール入力に対する電圧許容誤差は、-5%~5% 以下、またはそれ以上の精度です。

6.4.2 S3 および擬似 S5 をサポート

TPS51200 は、EN 機能による S3 サポートを提供します。EN ピンは、最終アプリケーションで SLP_S3 信号に接続できます。EN = High (S0 状態) のとき、REFOUT と VO の両方がオンになります。EN = Low (S3 状態) のとき、VO は内部放電 MOSFET によりオフおよび放電されますが、REFOUT は維持されます。EN = Low で REFIN 電圧が 0.390V を下回ると、TPS51200 は擬似 S5 状態に入ります。擬似 S5 サポートが有効な場合 (S4 または S5 状態)、VO および REFOUT の両出力はオフになり、内部 MOSFET を介して GND に放電されます。[図 6-1](#) に、S3 と擬似 S5 をサポートするアプリケーションの代表的な起動とシャットダウンのタイミング図を示します。

7 アプリケーションと実装

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくこととなります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

7.1 アプリケーション情報

7.2 代表的なアプリケーション

この設計例では、 $3.3V_{IN}$ の DDR3 構成について説明します。




図 7-1. $3.3V_{IN}$ 、DDR3 構成

表 7-1. $3.3V_{IN}$ 、DDR3 アプリケーション部品表

リファレンス指定子	説明	仕様	部品番号	製造元
R1, R2	抵抗	10kΩ		
R3		100kΩ		
C1, C2, C3	コンデンサ	10μF, 6.3V	GRM21BR70J106KE76L	Murata (村田製作所)
C4		1000pF		
C5		0.1μF		
C6		4.7μF, 6.3V	GRM21BR60J475KA11L	Murata (村田製作所)
C7, C8		10μF, 6.3V	GRM21BR70J106KE76L	Murata (村田製作所)

7.2.1 設計要件

- $V_{IN} = 3.3V$
- $V_{DDDQ} = 1.5V$
- $V_{VLDOIN} = V_{VDDQ} = 1.5V$
- $V_{VTT} = 0.75V$

7.2.2 詳細な設計手順

7.2.2.1 入力電圧コンデンサ

VIN ピンの近くに $1.0\mu F \sim 4.7\mu F$ のセラミック コンデンサを追加し、電源からの寄生インピーダンスを抑えてバイアス電源 (2.5V レールまたは 3.3V レール) を安定化させます。

7.2.2.2 VLDO 入力コンデンサ

VLDOIN バルク電源とデバイス間の配線インピーダンスによっては、ソース電流の過渡増加分は主に VLDOIN 入力コンデンサの電荷によって供給されます。この過渡電荷を供給するために、 $10\mu F$ 以上のセラミック コンデンサを使用します。VO ピンにより多くの出力容量を使用する場合は、それに応じて入力容量も追加します。一般に、入力には C_{OUT} 値の半分を使用します。

7.2.2.3 出力コンデンサ

安定した動作のためには、VO 出力ピンの合計容量を $20\mu F$ より大きくする必要があります。等価直列抵抗 (ESR) および等価直列インダクタンス (ESL) の影響を最小化するために、 $10\mu F$ のセラミック コンデンサを 3 個並列に接続します。ESR が $2m\Omega$ を超える場合、VOSNS の入力と出力の間に RC フィルタを挿入し、ループの安定性を確保します。RC フィルタの時定数は、出力コンデンサおよび ESR の時定数とほぼ同じか、わずかに低くする必要があります。

7.3 システム例

7.3.1 3.3V_{IN}、DDR2 構成

このセクションでは、3.3V_{IN}、DDR2 構成のアプリケーションについて説明します。




図 7-5. 3.3V_{IN}、DDR2 構成

表 7-2. 3.3V_{IN}、DDR2 構成部品表

リファレンス指定子	説明	仕様	部品番号	製造元
R1, R2	抵抗	10kΩ		
R3		100kΩ		
R4, R5		100Ω		
C1, C2, C3	コンデンサ	10μF, 6.3V	GRM21BR70J106KE76L	Murata (村田製作所)
C4		1000pF		
C5		0.1μF		
C6		4.7μF, 6.3V	GRM21BR60J475KA11L	Murata (村田製作所)
C7, C8		10μF, 6.3V	GRM21BR70J106KE76L	Murata (村田製作所)

7.3.2 2.5V_{IN}、DDR3 構成

この設計例では、2.5V_{IN} の DDR3 構成アプリケーションについて説明します。




図 7-6. 2.5V_{IN}、DDR3 構成

表 7-3. 2.5V_{IN}、DDR3 構成部品表

リファレンス指定子	説明	仕様	部品番号	製造元
R1, R2	抵抗	10kΩ		
R3		100kΩ		
C1, C2, C3	コンデンサ	10μF、6.3V	GRM21BR70J106KE76L	Murata (村田製作所)
C4		1000pF		
C5		0.1μF		
C6		4.7μF、6.3V	GRM21BR60J475KA11L	Murata (村田製作所)
C7, C8		10μF、6.3V	GRM21BR70J106KE76L	Murata (村田製作所)

7.3.3 3.3V_{IN}、LP DDR3 または DDR4 構成

この例では、3.3V_{IN}、LP DDR3 または DDR4 構成アプリケーションについて説明します。




図 7-7. 3.3V_{IN}、LP DDR3 または DDR4 構成

表 7-4. 3.3V_{IN}、LP DDR3 または DDR4 構成

リファレンス指定子	説明	仕様	部品番号	製造元
R1, R2	抵抗	10kΩ		
R3		100kΩ		
C1, C2, C3	コンデンサ	10μF、6.3V	GRM21BR70J106KE76L	Murata (村田製作所)
C4		1000pF		
C5		0.1μF		
C6		4.7μF、6.3V	GRM21BR60J475KA11L	Murata (村田製作所)
C7, C8		10μF、6.3V	GRM21BR70J106KE76L	Murata (村田製作所)

7.3.4 3.3V_{IN}、DDR3 トラッキング構成

この設計例は、3.3V_{IN} を用いた DDR3 トラッキング構成アプリケーションについて説明しています。




図 7-8. 3.3V_{IN}、DDR3 トラッキング構成

表 7-5. 3.3V_{IN}、DDR3 トラッキング構成部品表

リファレンス指定子	説明	仕様	部品番号	製造元
R1, R2	抵抗	10kΩ		
R3		100kΩ		
C1, C2, C3	コンデンサ	10μF、6.3V	GRM21BR70J106KE76L	Murata (村田製作所)
C4		1000pF		
C5		0.1μF		
C6		4.7μF、6.3V	GRM21BR60J475KA11L	Murata (村田製作所)
C7, C8		10μF、6.3V	GRM21BR70J106KE76L	Murata (村田製作所)

7.3.5 3.3V_{IN} LDO 構成

この例では、3.3V_{IN} の LDO 構成アプリケーションについて説明します。




図 7-9. 3.3V_{IN} LDO 構成

表 7-6. 3.3V_{IN} LDO 構成部品表

リファレンス指定子	説明	仕様	部品番号	製造元
R1	抵抗	3.86kΩ		
R2		10kΩ		
R3		100kΩ		
C1, C2, C3	コンデンサ	10μF, 6.3V	GRM21BR70J106KE76L	Murata (村田製作所)
C4		1000pF		
C5		0.1μF		
C6		4.7μF, 6.3V	GRM21BR60J475KA11L	Murata (村田製作所)
C7, C8		10μF, 6.3V	GRM21BR70J106KE76L	Murata (村田製作所)

7.3.6 LFP を使用した 3.3V_{IN}、DDR3 構成

この設計例では、LFP アプリケーションを使用した 3.3V_{IN}、DDR3 構成について説明します。




図 7-10. LFP を使用した 3.3V_{IN}、DDR3 構成

表 7-7. 3.3V_{IN}、DDR3 構成 (LFP 使用) 部品表

リファレンス指定子	説明	仕様	部品番号	製造元
R1, R2	抵抗	10kΩ		
R3		100kΩ		
R4 ⁽¹⁾				
C1, C2, C3	コンデンサ	10μF, 6.3V	GRM21BR70J106KE76L	Murata (村田製作所)
C4		1000pF		
C5		0.1μF		
C6		4.7μF, 6.3V	GRM21BR60J475KA11L	Murata (村田製作所)
C7, C8		10μF, 6.3V	GRM21BR70J106KE76L	Murata (村田製作所)
C9 ⁽¹⁾				

(1) VO と出力 MLCC 間のパターンおよび出力コンデンサ (ESR, ESL) の寄生効果を低減するために、R4 と C9 の値を選定します。

7.4 電源に関する推奨事項

このデバイスは、2.375V ~ 3.5V の入力バイアス電圧で動作するように設計されており、LDO 入力は 1.1V ~ 3.5V に対応しています。推奨されるパワーアップ シーケンスについては 図 6-1 および 図 6-2 を参照してください。EN 電圧を常に V_{VIN} 以下に維持します。図 6-1 および 図 6-2 のシーケンスを使用できない場合、VLDOIN は VIN より先に立ち上げることができます。この入力電源は適切な調整が行われる必要があります。VLDOIN には 10μF × 2 のデカップリング容量を推奨し、VIN には 4.7μF × 1 のデカップリング容量を推奨します。

7.5 レイアウト

7.5.1 レイアウトのガイドライン

TPS51200 デバイスのレイアウト設計を開始する前に、以下の点に注意してください。

- 入力コンデンサは、VDLOIN ピンのできるだけ近くに配置し、短く幅広く接続します。
- 出力コンデンサは、VO ピンのできるだけ近くに、短く広い接続で配置します。残りの出力コンデンサを負荷側に配置する必要がある場合は、 $10\mu\text{F}$ 以上の値のセラミックコンデンサを VO ピンの近くに配置します。
- VOSNS ピンは、独立したパターンとして、出力コンデンサの正のノードに接続します。DDR VTT アプリケーションでは、DIMM 側の VTT 電圧が適切にレギュレーションされるように、VO センスパターンを DIMM 側に接続します。
- VO 検出パターンが非常に長い場合は、VOSNS にローパスフィルタを追加することを検討してください。
- GND ピンと PGND ピンをサーマルパッドに直接接続します。
- TPS51200 は放熱のために、サーマルパッドを使用します。TPS51200 パッケージから効果的に熱を除去するには、サーマルパッドに多数のグラウンドビアを配置します。大きなグラウンド銅プレーン、特に表面層の銅プレーンを使用して、放熱パッド上のビアの上に注入します。
- レイアウトの詳細については、『TPS51200EVM ユーザーガイド』(SLUU323) を参照してください。

7.5.2 レイアウト例




図 7-11. レイアウトに関する推奨事項

7.5.3 熱設計の検討事項

TPS51200 はリニア レギュレータであるため、VO 電流はソース方向とシンク方向の両方に流れるため、デバイスから電力が消費されます。デバイスが電流をソースする場合、式 5 に示す電圧差により消費電力が計算されます。

$$P_{D_SRC} = (V_{VLDOIN} - V_{VO}) \times I_{O_SRC} \quad (5)$$

この場合、VLDOIN ピンを V_{DDQ} 電圧より低い別の電源に接続すると、全体の電力損失を低減できます。シンク フェーズ中、デバイスは内部 LDO レギュレータの両端に VO 電圧を印加します。式 6 は消費電力を計算し、 P_{D_SNK} を計算できます。

$$P_{D_SNK} = V_{VO} \times I_{SNK} \quad (6)$$

このデバイスは電流をシンクとソースで同時に扱うことはなく、また I/O 電流は時間とともに急激に変動する可能性があるため、実際の消費電力は、システムの熱緩和時間にわたる上記消費電力の時間平均とする必要があります。VIN 電源および VLDOIN 電源から内部電流制御回路で使用される電流も、他の消費電力の要因となります。この消費電力は、通常動作条件時に 5mW 以下と推定され、パッケージから実質的に消費する必要があります。

式 7 を使用して、特定のパッケージの最大消費電力を計算できます。

$$P_{PKG} = \frac{T_{J(max)} - T_{A(max)}}{\theta_{JA}} \quad (7)$$

ここで、

- $T_{J(max)}$ は 125°C です
- $T_{A(max)}$ はシステムの最大周囲温度です
- θ_{JA} は、接合部周囲間かの熱抵抗です

注

式 7 は、グラウンド プレーンでの熱拡散の影響を示しているため、ガイドラインとしてのみ使用してください。実際のアプリケーション環境における実際の熱性能を推定するためには式 7 を使用しないでください。

デバイスを PCB に実装するアプリケーションでは、『半導体および IC パッケージの熱特性指標』アプリケーション レポート SPRA953 の接合部温度の推定に関するセクションで説明されているように、TI は Ψ_{JT} と Ψ_{JB} を使用することを強く推奨します。セクション 5.4 表に示す熱特性値 Ψ_{JT} および Ψ_{JB} を使用することで、対応する式で接合部温度を推定できます (式 8 で説明)。下位互換性の利便性のために、以前の θ_{JC} トップ パラメータ仕様がリストされています。

$$T_J = T_T + \Psi_{JT} \times P_D \quad (8)$$

$$T_J = T_B + \Psi_{JB} \times P_D \quad (9)$$

ここで、

- P_D は式 5 と式 6 で説明されている消費電力です
- T_T は IC パッケージの中央上部の温度です
- T_B は、PCB 表面上でデバイス パッケージから 1mm 離れた場所で測定された PCB の温度です (図 7-13 を参照)。

注

T_T と T_B の両方は、熱ガン (赤外線温度計) を使用して実際のアプリケーション ボードで測定できます。 T_T と T_B の測定の詳細については、新しい熱評価基準の使用アプリケーション ノート ([SBVA025](#) を参照してください)。




図 7-12. 推奨されるランドパッドパターン




図 7-13. パッケージの熱測定

8 デバイスおよびドキュメントのサポート

8.1 デバイス サポート

8.1.1 開発サポート

8.1.1.1 評価基板

TPS51200 デバイスを使用した初期の回路性能評価には、評価基板 (EVM) を利用することができます。[TPS51200EVM](#) 評価基板および関連するユーザー ガイド ([SLUU323](#)) は、テキサス インストルメンツの Web サイトの [プロダクト フォルダ](#) から請求するか、[TI eStore](#) から直接お求めになれます。

8.1.1.2 SPICE モデル

SPICE による回路パフォーマンスのコンピュータ シミュレーションは、アナログ回路やシステムのパフォーマンスを分析するため多くの場合に有用です。TPS51200 デバイスに対応する SPICE モデルは、[こちら](#)で入手できます。

8.2 ドキュメントのサポート

8.2.1 関連資料

- 『新しい熱評価基準の使用』、[SBVA025](#)
- 半導体および IC パッケージの熱評価基準、[SPRA953](#)
- TPS51200 EVM シングソース DDR 終端レギュレータを使用する方法、[SLUU323](#)
- TPS51100 デバイスの詳細については、[ti.com](#) のプロダクト フォルダを参照してください。

8.3 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、[www.tij.co.jp](#) のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

8.4 サポート・リソース

テキサス・インストルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インストルメンツの仕様を構成するものではなく、必ずしもテキサス・インストルメンツの見解を反映したものではありません。テキサス・インストルメンツの[使用条件](#)を参照してください。

8.5 商標

テキサス・インストルメンツ E2E™ is a trademark of Texas Instruments.
すべての商標は、それぞれの所有者に帰属します。

8.6 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インストルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

8.7 用語集

テキサス・インストルメンツ用語集

この用語集には、用語や略語の一覧および定義が記載されています。

9 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision D (February 2020) to Revision E (September 2025) Page

• ドキュメント全体にわたって表、図、相互参照の採番方法を更新.....	1
• $R_{\theta JA}$ の指標を 55.6°C/W から 84.6°C/W に更新.....	4
• $R_{\theta JC(top)}$ の値を 84.6°C/W から 55.6°C/W に更新.....	4

Changes from Revision C (November 2016) to Revision D (February 2020) Page

• ピン機能表に『REFOUT の合計容量を 0.47 μ F 未満に保つこと』を追記.....	3
--	---

Changes from Revision B (September 2016) to Revision C (November 2016) Page

• 文書全体に DDR3L DRAM 技術への参照を追加.....	1
• 出力 DC 電圧、VO、REFOUT の仕様に DDR3L テスト条件を追加.....	5
• 図 5-4 を追加.....	7
• 図 5-9 を追加.....	7
• DDR3L データを含めるように 図 5-16 を更新.....	7

Changes from Revision A (September 2015) to Revision B (May 2016) Page

• V_{REFIN} に対する REFOUT 電圧許容差仕様のすべての試験条件において、範囲を「-10 mA < I_{REFOUT} < 10 mA」から「-1 mA < I_{REFOUT} < 1 mA」に変更.....	5
• REFOUT 電圧許容差 (V_{REFIN} に対する) の仕様のすべての試験条件において、MIN および MAX の値を「15」から「12」に変更.....	5
• 図 6-1 を更新.....	13
• セクション 6.3.12 セクションを追加.....	17
• 図 7-5 および 表 7-2 を更新.....	22
• セクション 7.5.1 セクションを明確化。.....	28

Changes from Revision * (February 2008) to Revision A (September 2015) Page

• 「ピン構成および機能」セクション、「ESD 定格」表、「機能説明」セクション、「デバイスの機能モード」セクション、「アプリケーションと実装」セクション、「電源に関する推奨事項」セクション、「レイアウト」セクション、「デバイスおよびドキュメントのサポート」セクション、「メカニカル、パッケージ、および注文情報」セクションを追加.....	1
• ドキ全体で「PowerPAD」を「サーマル パッド」に変更.....	3
• 「消費電力定格」表を削除.....	4

10 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2025, Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TPS51200DRCR	Active	Production	VSON (DRC) 10	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	1200
TPS51200DRCR.A	Active	Production	VSON (DRC) 10	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	1200
TPS51200DRCR.B	Active	Production	VSON (DRC) 10	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	1200
TPS51200DRCRG4	Active	Production	VSON (DRC) 10	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	1200
TPS51200DRCT	Active	Production	VSON (DRC) 10	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	1200
TPS51200DRCT.A	Active	Production	VSON (DRC) 10	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	1200
TPS51200DRCT.B	Active	Production	VSON (DRC) 10	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	1200
TPS51200DRCTG4	Active	Production	VSON (DRC) 10	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	1200

(1) **Status:** For more details on status, see our [product life cycle](#).

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF TPS51200 :

- Automotive : [TPS51200-Q1](#)
- Enhanced Product : [TPS51200-EP](#)

NOTE: Qualified Version Definitions:

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects
- Enhanced Product - Supports Defense, Aerospace and Medical Applications

TAPE AND REEL INFORMATION

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TPS51200DRCR	VSON	DRC	10	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
TPS51200DRCR	VSON	DRC	10	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
TPS51200DRCR	VSON	DRC	10	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
TPS51200DRCT	VSON	DRC	10	250	180.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
TPS51200DRCT	VSON	DRC	10	250	180.0	12.5	3.3	3.3	1.1	8.0	12.0	Q2
TPS51200DRCT	VSON	DRC	10	250	180.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TPS51200DRCR	VSON	DRC	10	3000	338.0	355.0	35.0
TPS51200DRCR	VSON	DRC	10	3000	353.0	353.0	32.0
TPS51200DRCR	VSON	DRC	10	3000	346.0	346.0	33.0
TPS51200DRCT	VSON	DRC	10	250	210.0	185.0	35.0
TPS51200DRCT	VSON	DRC	10	250	338.0	355.0	35.0
TPS51200DRCT	VSON	DRC	10	250	210.0	185.0	35.0

GENERIC PACKAGE VIEW


DRC 10

VSON - 1 mm max height

3 x 3, 0.5 mm pitch

PLASTIC SMALL OUTLINE - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.




4226193/A

EXAMPLE BOARD LAYOUT


DRC0010J

VSON - 1 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:20X



SOLDER MASK DETAILS

4218878/B 07/2018

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

DRC0010J

VSON - 1 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 11:
80% PRINTED SOLDER COVERAGE BY AREA
SCALE:25X

4218878/B 07/2018

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日 : 2025 年 10 月