JAJSGD2B October   2018  – January 2026 TPS65216

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング要件
    7. 5.7 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 ウェークアップ、電源オン、電源オフのシーケンス
        1. 6.3.1.1  電源オン シーケンシング
        2. 6.3.1.2  電源オフ シーケンス
        3. 6.3.1.3  ストローブ 1 とストローブ 2
        4. 6.3.1.4  電源電圧スーパーバイザおよびパワーグッド (PGOOD)
        5. 6.3.1.5  内部 LDO (INT_LDO)
        6. 6.3.1.6  電流制限付き負荷スイッチ
        7. 6.3.1.7  LDO1
        8. 6.3.1.8  UVLO
        9. 6.3.1.9  電源障害コンパレータ
        10. 6.3.1.10 DCDC3 および DCDC4 のパワーアップ時のデフォルト選択
        11. 6.3.1.11 I/O 構成
          1. 6.3.1.11.1 DCDC1 および DCDC2 へのリセット信号としての GPIO2 の使用
        12. 6.3.1.12 プッシュ ボタン入力 (PB)
          1. 6.3.1.12.1 nWAKEUP ピンでの PB Low イベントの信号
          2. 6.3.1.12.2 プッシュ ボタンのリセット
        13. 6.3.1.13 AC_DET 入力 (AC_DET)
        14. 6.3.1.14 割り込みピン (INT)
        15. 6.3.1.15 I2C バス動作
    4. 6.4 デバイスの機能モード
      1. 6.4.1 動作モード
      2. 6.4.2 OFF
      3. 6.4.3 アクティブ
      4. 6.4.4 中断
      5. 6.4.5 リセット
  8. 7 レジスタ マップ
  9. 8 アプリケーションと実装
    1. 8.1 使用上の注意
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 出力フィルタの設計
        2. 8.2.2.2 降圧コンバータ向けインダクタの選定
        3. 8.2.2.3 出力コンデンサの選択
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 デバイス サポート
      1. 9.1.1 サード・パーティ製品に関する免責事項
    2. 9.2 ドキュメントのサポート
      1. 9.2.1 関連資料
    3. 9.3 ドキュメントの更新通知を受け取る方法
    4. 9.4 サポート・リソース
    5. 9.5 商標
    6. 9.6 静電気放電に関する注意事項
    7. 9.7 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報
    1. 11.1 付録：パッケージ オプション
      1. 11.1.1 パッケージ情報
      2. 11.1.2 テープおよびリール情報
6.3.1.11.1 DCDC1 および DCDC2 へのリセット信号としての GPIO2 の使用

DC12_RST ビットが 1 に設定されている場合、GPIO2 は PMIC へのエッジ センシティブなリセット入力です。リセット信号は DCDC1 と DCDC2 のみに影響を与えるため、GPIO2 の入力が High から Low に遷移するたびに、これら 2 つのレジスタのみがパワーアップのデフォルトにリセットされ、他のすべてのレジスタの電流値は維持されます。DCDC1 と DCDC2 は SLEW 設定に従ってデフォルト値に戻り、パワー サイクルは行われません。この機能は、低消費電力モードでプロセッサをリセット イベントから回復します。

TPS65216 I/O ピン ロジック図 6-14 I/O ピン ロジック