


LP8866S-Q1 6つの150mAチャネルを備えた車載ディスプレイ用LEDバックライトドライバ

1 特長

- 車載アプリケーション用にAEC-Q100認定済み:
 - デバイス温度グレード1:
-40°C～+125°C、 T_A
 - デバイスHBM ESD分類レベル2
 - デバイスCDM ESD分類レベルC4B
- 入力電圧動作範囲:3V～48V
- 6つの高精度電流シンク
 - 電流シンクごとに最大150mAのDC電流
 - 電流マッチング1%（標準値）
 - 152HzのLED出力PWM周波数を使用した32,000:1の調光率
 - I²CまたはPWM入力により、最大16ビットのLED調光分解能
 - 8つの構成可能なLEDストリング構成
- 自動位相シフトのPWM調光
- 12ビットのアナログ調光
- 最高48VのV_{OUT}昇圧またはSEPIC DC/DCコントローラ
 - スイッチング周波数:100kHz～2.2MHz
 - 昇圧拡散スペクトラムによるEMIの低減
 - 昇圧同期入力により、外部クロックから昇圧スイッチング周波数を設定
 - 昇圧のディスエーブル時に出力電圧を自動的に放電
- 広範なフォルト診断



概略回路図

2 アプリケーション

- 次の応用でのバックライト:
 - 車載インフォテインメント
 - 車載用計器盤
 - スマートミラー
 - ヘッドアップディスプレイ(HUD)

3 概要

LP8866S-Q1は昇圧コントローラを備えた車載用、高効率のLEDドライバです。6つの高精度電流シンクは、使用しているチャネル数に応じて自動調整される位相シフトをサポートしています。LEDの輝度は、I²CインターフェイスまたはPWM入力によりグローバルに制御できます。


この昇圧コントローラは、LED電流シンクのヘッドラーム電圧に基づいた適応型出力電圧制御機能を備えています。この機能により、すべての条件で、必要最低限のレベルに昇圧を調整することで消費電力を最小化できます。周波数を広範囲に調整できるため、LP8866S-Q1はAMラジオ周波数帯に対する妨害を回避できます。

LP8866S-Q1は組み込みのハイブリッドPWM調光とアナログ電流調光をサポートしているため、EMIの削減、LEDの寿命の延長、総合的な光学効率の向上を実現できます。

製品情報

部品番号 ⁽¹⁾	パッケージ	本体サイズ(公称)
LP8866S-Q1	HTSSOP (38)	9.70mm × 4.40mm
	QFN (32)	5mm × 5mm

(1) 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。



システム効率



このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール（機械翻訳）を使用していることがあり、TIでは翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.comで必ず最新の英語版をご参照くださいますようお願いいたします。

目次

1 特長	1	6.5 プログラミング	46
2 アプリケーション	1	7 レジスタ マップ	49
3 概要	1	7.1 FullMap レジスタ	49
4 ピン構成および機能	3	8 アプリケーションと実装	65
5 仕様	8	8.1 使用上の注意	65
5.1 絶対最大定格	8	8.2 代表的なアプリケーション	65
5.2 ESD 定格	8	8.3 電源に関する推奨事項	84
5.3 推奨動作条件	8	8.4 レイアウト	84
5.4 熱に関する情報	9	9 デバイスおよびドキュメントのサポート	87
5.5 電気的特性	9	9.1 デバイス サポート	87
5.6 ロジック インターフェイスの特性	12	9.2 ドキュメントの更新通知を受け取る方法	87
5.7 I _C インターフェイスのタイミング要件	12	9.3 サポート・リソース	87
5.8 代表的特性	13	9.4 商標	87
6 詳細説明	15	9.5 静電気放電に関する注意事項	87
6.1 概要	15	9.6 用語集	87
6.2 機能ブロック図	16	10 改訂履歴	87
6.3 機能説明	17	11 メカニカル、パッケージ、および注文情報	89
6.4 デバイスの機能モード	45		

4 ピン構成および機能





図 4-1. DCP パッケージ 38 ピン HTSSOP 上面図



製品プレビュー

図 4-2. RHB パッケージ 32 ピン QFN 上面図

表 4-1. HTTSOP ピンの機能

ピン		タイプ	説明
番号	名称		
1	VDD	電源	内部アナログおよびデジタル回路の電源入力。VDD ピンと GND の間に $10\mu F$ のコンデンサを接続します。
2	EN	アナログ	イネーブル入力。
3	C1N	アナログ	チャージポンプのフライングコンデンサ用の負入力。この機能を使用しない場合は、ピンをフローティングのままにします。
4	C1P	アナログ	チャージポンプのフライングコンデンサ用の正入力。この機能を使用しない場合は、ピンをフローティングのままにします。
5	CPUMP	電源	チャージポンプ出力ピン。チャージポンプを使用しない場合は、VDD に接続します。CPUMP ピンには、 $4.7\mu F$ デカッピングコンデンサを推奨します。
6	CPUMP	電源	チャージポンプ出力ピン。常にピン 5 に接続します。
7	GD	アナログ	外付け N-FET のゲートドライバ出力。
8	PGND	GND	電源グランド。
9	PGND	GND	電源グランド。
10	ISNS	アナログ	昇圧電流センスピン
11	ISNSGND	GND	電流センス抵抗 GND。
12	ISET	アナログ	外付け抵抗による LED フルスケール電流の設定。
13	FB	アナログ	昇圧帰還入力。
14	NC	該当なし	接続せず、フローティングのままにします。
15	DISCHARGE	アナログ	昇圧出力電圧の放電ピン。昇圧出力に接続します。
16	NC	該当なし	接続せず、フローティングのままにします。
17	OUT6	アナログ	LED 電流シンク出力。使用しない場合は、グランドに接続します。
18	OUT5	アナログ	LED 電流シンク出力。使用しない場合は、グランドに接続します。
19	OUT4	アナログ	LED 電流シンク出力。使用しない場合は、グランドに接続します。
20	OUT3	アナログ	LED 電流シンク出力。使用しない場合は、グランドに接続します。
21	OUT2	アナログ	LED 電流シンク出力。使用しない場合は、グランドに接続します。
22	OUT1	アナログ	LED 電流シンク出力。使用しない場合は、グランドに接続します。
23	NC	該当なし	接続せず、フローティングのままにします。
24	INT	アナログ	デバイスのフォルト割り込み出力、オープンドレイン。 $10k\Omega$ のプルアップ抵抗の使用を推奨します。
25	SDA	アナログ	I ₂ C インターフェイス用 SDA。 $10k\Omega$ のプルアップ抵抗の使用を推奨します。
26	SCL	アナログ	I ₂ C インターフェイス用 SCL。 $10k\Omega$ のプルアップ抵抗の使用を推奨します。
27	BST_SYNC	アナログ	昇圧同期するための入力。同期を使用しない場合は、このピンをグランドに接続してスペクトラム拡散をディスエーブルにするか、VDD に接続してスペクトラム拡散をイネーブルにします。
28	PWM	アナログ	輝度制御のための PWM 入力。使用しない場合は、GND に接続します。
29	SGND	GND	信号グランド。
30	LED_SET	アナログ	外付け抵抗による LED ストリング構成。フローティングのまにしないでください。
31	PWM_FSET	アナログ	外付け抵抗による LED 調光周波数の設定。フローティングのまにしないでください。
32	BST_FSET	アナログ	外付け抵抗による昇圧スイッチング周波数の設定。フローティングのまにしないでください。
33	モード	アナログ	外付け抵抗による調光モードの設定。フローティングのまにしないでください。
34	DGND	GND	デジタルグランド。
35	UVLO	アナログ	VINへの外付け抵抗を使って入力 UVLO スレッショルドをプログラマするための入力電圧センス。
36	VSENSE_P	アナログ	OVP 保護のための入力電圧検出および入力電流センスの正入力用のピン。
37	VSENSE_N	アナログ	入力電流センスの負入力。入力電流センスを使用しない場合は、VSENSE_P ピンに接続してください。

表 4-1. HTTSOP ピンの機能 (続き)

ピン		タイプ	説明
番号	名称		
38	SD	アナログ	パワーライン FET 制御。オープンドレイン出力。このピンを使わない場合、フローティングのままにします。
DAP	LED_GND	GND	LED グラウンド接続。

表 4-2. QFN ピンの機能

ピン		タイプ	説明
番号	名称		
1	OUT6	アナログ	LED 電流シンク出力。使用しない場合は、グランドに接続します。
2	OUT5	アナログ	LED 電流シンク出力。使用しない場合は、グランドに接続します。
3	OUT4	アナログ	LED 電流シンク出力。使用しない場合は、グランドに接続します。
4	LED_GND	GND	LED グランド接続。
5	OUT3	アナログ	LED 電流シンク出力。使用しない場合は、グランドに接続します。
6	OUT2	アナログ	LED 電流シンク出力。使用しない場合は、グランドに接続します。
7	OUT1	アナログ	LED 電流シンク出力。使用しない場合は、グランドに接続します。
8	INT	アナログ	デバイスのフォルト割り込み出力、オープンドレイン。10kΩ のプルアップ抵抗の使用を推奨します。
9	SDA	アナログ	I2C インターフェイス用 SDA。10kΩ のプルアップ抵抗の使用を推奨します。
10	SCL	アナログ	I2C インターフェイス用 SCL。10kΩ のプルアップ抵抗の使用を推奨します。
11	BST_SYNC	アナログ	昇圧を同期するための入力。同期を使用しない場合は、このピンをグランドに接続してスペクトラム拡散をディスエーブルにするか、VDD に接続してスペクトラム拡散をイネーブルにします。
12	PWM	アナログ	輝度制御のための PWM 入力。使用しない場合は、GND に接続します。
13	SGND	GND	信号グランド。
14	LED_SET	アナログ	外付け抵抗による LED ストリング構成。フローティングのままにしないでください。
15	PWM_FSET	アナログ	外付け抵抗による LED 調光周波数の設定。フローティングのままにしないでください。
16	BST_FSET	アナログ	外付け抵抗による昇圧スイッチング周波数の設定。フローティングのままにしないでください。
17	モード	アナログ	外付け抵抗による調光モードの設定。フローティングのままにしないでください。
18	UVLO	アナログ	VIN への外付け抵抗を使って入力 UVLO スレッショルドをプログラムラするための入力電圧センス。
19	VSENSE_P	アナログ	OVP 保護のための入力電圧検出および入力電流センスの正入力用のピン。
20	VSENSE_N	アナログ	入力電流センスの負入力。入力電流センスを使用しない場合は、VSENSE_P ピンに接続してください。
21	SD	アナログ	パワーライン FET 制御。オープンドレイン出力。このピンを使わない場合、フローティングのままにします。
22	VDD	電源	内部アナログおよびデジタル回路の電源入力。VDD ピンと GND の間に 10μF のコンデンサを接続します
23	EN	アナログ	イネーブル入力。
24	C1N	アナログ	チャージポンプのフライング コンデンサ用の負入力。この機能を使用しない場合は、ピンをフローティングのままにします。
25	C1P	アナログ	チャージポンプのフライング コンデンサ用の正入力。この機能を使用しない場合は、ピンをフローティングのままにします。
26	CPUMP	電源	チャージポンプ出力ピン。チャージポンプを使用しない場合は、VDD に接続します。CPUMP ピンには、4.7μF デカップリング コンデンサを推奨します。
27	GD	アナログ	外付け N-FET のゲートドライバ出力。
28	PGND	GND	電源グランド。
29	ISNS	アナログ	昇圧電流センスピン
30	ISNSGND	GND	電流センス抵抗 GND。
31	ISET	アナログ	外付け抵抗による LED フルスケール電流の設定。
32	FB	アナログ	昇圧帰還入力。
DAP	LED_GND	GND	LED グランド接続。

5 仕様

5.1 絶対最大定格

自由気流での動作温度範囲超 (特に記述のない限り)^{(1) (2)}

		最小値	最大値	単位
ピンの電圧	VSENSE_N、SD、UVLO	-0.3	VSENSE_P + 0.3	V
ピンの電圧	VSENSE_P、FB、DISCHARGE、OUT1 から OUT6	-0.3	52	V
	C1N、C1P、VDD、EN、ISNS、ISNS_GND、INT、MODE、PWM_FSET、BST_FSET、LED_SET、ISET、GD、CPUMP	-0.3	6	V
ピンの電圧	PWM、BST_SYNC、SDA、SCL	-0.3	VDD + 0.3	V
	連続消費電力 ⁽⁴⁾		内部的に制限	W
熱	周囲温度、TA ⁽³⁾	-40	125	
	接合部温度、T _J ⁽³⁾	-40	150	°C
	リード温度 (半田付け)		260	°C
	保管温度、T _{tg}	-65	150	°C

- (1) 「絶対最大定格」の範囲外での動作は、デバイスの永続的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを意味するものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用すると、デバイスが完全に機能しない可能性があり、デバイスの信頼性、機能、性能に影響を及ぼし、デバイスの寿命を縮める可能性があります。
- (2) 電圧はすべて、GND ピンの電位を基準にしています。
- (3) 消費電力が高いアプリケーションとパッケージからの熱抵抗が低いアプリケーションでは、最大周囲温度をディレーティングする必要がある場合があります。最大周囲温度 (T_{A-MAX}) は、最大動作接合部温度 (T_{J-MAX} = 150°C)、アプリケーションにおけるデバイスの消費電力 (P)、接合部からボードへの熱抵抗、およびシステム ボードと周囲温度の間の温度差 (Δt_{BA}) に依存し、次の式で表されます: $T_{A-MAX} = T_{J-MAX} - (\Theta_{JB} \times P) - \Delta t_{BA}$
- (4) 内部のサーマル シャットダウン回路により、デバイスを永続的な損傷から保護します。サーマル シャットダウンは T_J = 165°C (標準値) で作動し、T_J = 150°C (標準値) で解除されます。

5.2 ESD 定格

			値	単位
V _(ESD)	静電放電	人体モデル (HBM)、AEC Q100-002 に準拠 ⁽¹⁾	±2000	V
		荷電デバイス モデル (CDM)、AEC Q100-011 準拠	±750	
		コーナー ピン (1、19、20、38)	±500	
		その他のピン		

- (1) AEC Q100-002 は、HBM ストレス試験を ANSI / ESDA / JEDEC JS-001 仕様に従って実施しなければならないと規定しています。

5.3 推奨動作条件

自由気流での動作温度範囲超 (特に記述のない限り)⁽¹⁾

		最小値	公称値	最大値	単位
ピンの電圧	VSENSE_P、VSENSE_N、SD、UVLO	3	12	48	V
	FB、DISCHARGE、OUT1 から OUT6	0		48	
	ISNS、ISNS_GND	0		5.5	
	EN、PWM、INT、SDA、SCL、BST_SYNC	0	3.3	5.5	
	VDD	3	3.3/5	5.5	
	C1N、C1P、CPUMP、GD	0	5	5.5	
熱	周囲温度、T _A	-40		125	°C

- (1) 電圧はすべて、GND ピンの電位を基準にしています。

5.4 熱に関する情報

熱評価基準 ⁽¹⁾		デバイス		単位
		HTTSOP	QFN	
		38-PIN	32-PIN	
$R_{\theta JA}$	接合部から周囲への熱抵抗 ⁽²⁾	32.4	32.9	$^{\circ}\text{C}/\text{W}$
$R_{\theta JC(\text{top})}$	接合部からケース(上面)への熱抵抗	19.5	19.6	
$R_{\theta JB}$	接合部から基板への熱抵抗	8.8	6.8	
Ψ_{JT}	接合部から上面への特性パラメータ	0.3	0.3	
Ψ_{JB}	接合部から基板への特性パラメータ	8.9	6.8	
$R_{\theta JC(\text{bot})}$	接合部からケース(底面)への熱抵抗	2.7	1.8	

- (1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション レポートを参照してください。
(2) 接合部から周囲への熱抵抗は、アプリケーションと基板レイアウトに大きく依存します。高い最大消費電力が存在するアプリケーションでは、基板設計で熱放散の問題に特に注意を払う必要があります。

5.5 電気的特性

特に指定がない限り、制限は動作温度範囲 ($-40^{\circ}\text{C} \leq T_A \leq +125^{\circ}\text{C}$) 全体に適用されます。 $V_{IN} = 12\text{V}$ 、 $VDD = 3.3\text{V}$

パラメータ	テスト条件	最小値	標準値	最大値	単位
一般的な電気的特性					
I_Q	シャットダウン モード電流、 VDD ピン	EN = L	1	5	μA
I_Q	アクティブ モードの電流、 VDD ピン ⁽¹⁾	FSW = 303kHz、PWM = H、BOOST-FET IPD25N06S4L-30、チャージ ポンプ ディスエーブル	15	65	mA
I_Q	アクティブ モードの電流、 VDD ピン ⁽¹⁾	FSW = 2200kHz、PWM = H、BOOST-FET IPD25N06S4L-30、チャージ ポンプ ディスエーブル	40	75	mA
I_Q	アクティブ モードの電流、 VDD ピン ⁽¹⁾	FSW = 303kHz、PWM = H、BOOST-FET IPD25N06S4L-30、チャージ ポンプ イネーブル	20	91	mA
I_Q	アクティブ モードの電流、 VDD ピン ⁽¹⁾	FSW = 2200kHz、PWM = H、BOOST-FET IPD25N06S4L-30、チャージ ポンプ イネーブル	65	104	mA
CPUMP および LDO の電気的特性					
V_{CPUMP}	電圧精度	$V_{DD} = 3.0 \sim 3.6\text{V}$ 、 $I_{LOAD} = 1 \sim 50\text{mA}$	4.8	5	5.2 V
f_{CP}	CP スイッチング周波数		387	417	447 kHz
V_{CPUMP_UVLO}	VCPUMP UVLO スレッショルド	V_{CPUMP} 立ち下がりエッジ	3.95	4.2	4.4 V
V_{CPUMP_UVLO}	VCPUMP UVLO スレッショルド	V_{CPUMP} 立ち上がりエッジ	4.15	4.4	4.6 V
V_{CPUMP_HYS}	VCPUMP UVLO ヒステリシス		0.1	0.2	V
$T_{START_U_P}$	チャージ ポンプ起動時間	$C_{CPUMP} = 10\mu\text{F}$	1000	2000	μs
保護の電気的特性					
$V_{DD_UVLO_F}$	V_{DD} UVLO スレッショルド	V_{DD} 立ち下がり	2.68	2.8	2.92 V
$V_{DD_UVLO_R}$	V_{DD} UVLO スレッショルド	V_{DD} 立ち上がり		3.0	V
$V_{DD_UVLO_H}$	V_{DD} UVLO ヒステリシス			0.1	V

5.5 電気的特性 (続き)

特に指定がない限り、制限は動作温度範囲 ($-40^{\circ}\text{C} \leq T_A \leq +125^{\circ}\text{C}$) 全体に適用されます。 $V_{\text{IN}} = 12\text{V}$ 、 $V_{\text{DD}} = 3.3\text{V}$

パラメータ		テスト条件	最小値	標準値	最大値	単位
$V_{\text{IN}_{\text{UVLO_TH}}}$	UVLO ピンのスレッショルド	V_{UVLO} 立ち下がり	0.753	0.777	0.801	V
I_{UVLO}	UVLO ピンのバイアス電流	$V_{\text{UVLO}} = V_{\text{UVLO_TH}} + 50\text{mV}$		-5		μA
$V_{\text{IN}_{\text{OVP_TH}}}$	OVP スレッショルド	$V_{\text{SENSE_P}}$ の立ち上がり	40.8	43	45.2	V
$V_{\text{IN}_{\text{OVP_YS}}}$	OVP ヒステリシス			1.7		V
$V_{\text{IN}_{\text{OCP_TH}}}$	入力 OCP スレッショルド	$R_{\text{ISENSE}} = 20\text{m}\Omega$	187	220	253	mV
T_{SD}	サーマル シャットダウンのスレッショルド ⁽¹⁾	温度上昇	150	165	180	$^{\circ}\text{C}$
T_{SD}	サーマル シャットダウンヒステリシス ⁽¹⁾			20		$^{\circ}\text{C}$
$I_{\text{SD_LEAKAGE}}$	SD のリーク電流	$V_{\text{SD}} = 48\text{V}$		1		μA
I_{SD}	SD プル ダウン電流	$R_{\text{SD}} = 20\text{k}\Omega$	250	325	400	μA
$V_{\text{FB}_{\text{OVPL}}}$	FB ピン - 昇圧 OVP Low スレッショルド			1.423		V
$V_{\text{FB}_{\text{OVPH}}}$	FB ピン - 昇圧 OVP High スレッショルド			1.76		V
$V_{\text{FB}_{\text{UVP}}}$	FB ピン - 昇圧 OCP スレッショルド			0.886		V
$V_{\text{BST}_{\text{OVP_H}}}$	放電ピン - 昇圧 OVP High スレッショルド		48.5	50	51.8	V
入力 PWM の電気的特性						
$I_{\text{PWM_LEAKAGE}}$	PWM のリーク電流	$V_{\text{PWM}} = 5\text{V}$		1		μA
$f_{\text{PWM_IN}}$	PWM 入力周波数		100	20000		Hz
$t_{\text{PWM_MIN_ON}}$	PWM 入力の最小オン時間	直接 PWM モード		200		ns
$t_{\text{PWM_MIN_ON}}$	PWM 入力の最小オン時間	位相シフト PWM モード、ハイブリッド モード、電流調光モード	200	220		ns
$PWM_{\text{IN RES}}$	PWM 入力分解能	$f_{\text{PWM_IN}} = 100\text{Hz}$		16		ビット
$PWM_{\text{IN RES}}$	PWM 入力分解能	$f_{\text{PWM_IN}} = 20\text{kHz}$		10		ビット
LED 電流シンクおよび LED PWM の電気的特性						
I_{LEAKAGE}	OUTx のリーク電流	$OUTx = V_{\text{OUT}} = 45\text{V}$, $EN = L$		0.1	2.5	μA
V_{ISET}	ISET 電圧		1.17	1.21	1.25	V
I_{MAX}	最大 LED シンク電流	OUTx		200		mA
$V_{\text{ISET_UVLO}}$	ISET ピンの低電圧		0.97	1	1.03	V
R_{ISET}	ISET 抵抗の範囲	$I_{\text{OUT}} = 30\text{mA} \sim 200\text{mA}$	15.6	104		$\text{k}\Omega$
$I_{\text{LED_LIMIT}}$	ISET ピンが GND に短絡したときの LED 電流制限			280		mA
I_{ACC}	LED シンク電流の精度	$R_{\text{ISET}} = 15.6\text{k}\Omega$, $I_{\text{OUT}} = 150\text{mA}$, PWM = 100%	-4	4		%
I_{MATCH}	LED シンク電流マッチング	$R_{\text{ISET}} = 15.6\text{k}\Omega$, $I_{\text{OUT}} = 150\text{mA}$, PWM = 100%		1	3.5	%

5.5 電気的特性 (続き)

特に指定がない限り、制限は動作温度範囲 ($-40^{\circ}\text{C} \leq T_A \leq +125^{\circ}\text{C}$) 全体に適用されます。 $V_{\text{IN}} = 12\text{V}$ 、 $V_{\text{DD}} = 3.3\text{V}$

パラメータ		テスト条件	最小値	標準値	最大値	単位
f_{DIM}	LED 調光周の波数	PWM_FSET = 3.92kΩ	141	152	163	Hz
f_{DIM}	LED 調光周の波数	PWM_FSET = 4.75kΩ	283	305	327	
f_{DIM}	LED 調光周の波数	PWM_FSET = 5.76kΩ	567	610	653	
f_{DIM}	LED 調光周の波数	PWM_FSET = 7.87kΩ	1135	1221	1307	
f_{DIM}	LED 調光周の波数	PWM_FSET = 11kΩ	2270	2441	2612	
f_{DIM}	LED 調光周の波数	PWM_FSET = 17.8kΩ	4541	4883	5225	
f_{DIM}	LED 調光周の波数	PWM_FSET = 42.4kΩ	9082	9766	10450	
f_{DIM}	LED 調光周の波数	PWM_FSET = 124kΩ	18163	19531	20899	
DIM	調光比	$f_{\text{PWM_OUT}} = 152\text{Hz}$	32000:1			
DIM	調光比	$f_{\text{PWM_OUT}} = 4.88\text{kHz}$	1000:1			
$V_{\text{HEADRO}}_{\text{OM}}$	LED シンクのヘッドルーム		0.7			V
$V_{\text{HEADRO}}_{\text{OM_HYS}}$	LED シンク ヘッドルームのヒステリシス		0.8			V
$V_{\text{LEDSHO}}_{\text{RT}}$	LED 内部短絡スレッショルド		5.4			V
$V_{\text{SHORTG}}_{\text{ND}}$	LED のグランドへの短絡スレッショルド		0.24			V
$t_{\text{PWM_OUT}}$	LED 出力の最小パルス		200			ns

昇圧コンバータの電気的特性

f_{SW}	スイッチング周波数	BST_FSET = 7.87kΩ	93	100	107	kHz
f_{SW}	スイッチング周波数	BST_FSET = 4.75kΩ	186	200	214	kHz
f_{SW}	スイッチング周波数	BST_FSET = 5.76kΩ	281	303	325	kHz
f_{SW}	スイッチング周波数	BST_FSET = 3.92kΩ	372	400	428	kHz
f_{SW}	スイッチング周波数	BST_FSET = 11kΩ	465	500	535	kHz
f_{SW}	スイッチング周波数	BST_FSET = 17.8kΩ	1690	1818	1946	kHz
f_{SW}	スイッチング周波数	BST_FSET = 42.4kΩ	1860	2000	2140	kHz
f_{SW}	スイッチング周波数	BST_FSET = 124kΩ	2066	2222	2378	kHz
V_{ISNS}	外部 FET 電流制限	V_{ISNS} スレッショルド、 $R_{\text{SENSE}} = 15 \sim 50\text{m}\Omega$	180	200	220	mV
$I_{\text{SEL_MAX}}$	IDAC 最大電流	$V_{\text{DD}} = 3.3\text{V}$	36.4	38.7	40.2	μA
$R_{\text{DS_ONH}}$	ハイサイド FET からゲートドライバまでの R_{DSON}	$V_{\text{GD}}/(R_{\text{DS_ON}} + \text{SW FET のゲート入力に対する合計抵抗})$ は、2.5A を超えないようにしてください	1.4			Ω
$R_{\text{DS_ONL}}$	ローサイド FET からゲートドライバまでの R_{DSON}	$V_{\text{GD}}/(R_{\text{DS_ON}} + \text{SW FET のゲート入力に対する合計抵抗})$ は、2.5A を超えないようにしてください	0.75			Ω
t_{STARTUP}	起動時間	昇圧ソフトスタートの開始から LED ドライバが開始できる時点までの遅延	50			ms
T_{ON}	最小スイッチ オン時間		150			ns
T_{OFF}	最小スイッチ オフ時間		150			ns

(1) この仕様は、ATE では保証されていません

5.6 ロジック インターフェイスの特性

特に指定がない限り、制限は全動作温度範囲 ($-40^{\circ}\text{C} \leq T_{\text{A}} \leq +125^{\circ}\text{C}$) に適用されます。 $V_{\text{IN}} = 12\text{V}$ 、 $V_{\text{DD}} = 5\text{V}$ 、 $V_{\text{EN}} = 3.3\text{V}$

パラメータ	テスト条件	最小値	標準値	最大値	単位
ロジック入力 EN					
$V_{\text{EN}_{\text{IL}}}$	EN のロジック Low のスレッショルド			0.4	V
$V_{\text{EN}_{\text{IH}}}$	EN のロジック High のスレッショルド		1.2		V
R_{ENPD}	EN ピンの内部プルダウン抵抗		1		MΩ
ロジック入力 SDA、SCL、BST_SYNC、PWM					
V_{IL}	ロジック Low のスレッショルド	$V_{\text{DD}} = 3.3\text{V}$ および 5V		0.4	V
V_{IH}	ロジック High のスレッショルド	$V_{\text{DD}} = 3.3\text{V}$ および 5V	1.2		V
ロジック出力 SDA、INT					
V_{OL}	出力レベル Low	$I = 3\text{mA}$		0.2	V
I_{LEAKAGE}	出力リーク電流	$V = 3.3\text{V}$		1	μA

5.7 I2C インターフェイスのタイミング要件

特に指定がない限り、制限は全動作温度範囲 ($-40^{\circ}\text{C} \leq T_{\text{A}} \leq +125^{\circ}\text{C}$) に適用されます。 $V_{\text{IN}} = 12\text{V}$ 、 $V_{\text{DD}} = 5\text{V}$ 、 $V_{\text{EN}} = 3.3\text{V}$ 。

パラメータ	テスト条件	最小値	標準値	最大値	単位
f_{SCLK}	クロック周波数			400	kHz
1	(繰り返し) START 条件のホールド時間	0.6			μs
2	クロック Low 時間	1.3			μs
3	クロック High 時間	600			ns
4	繰り返し START 条件のセットアップ時間	600			ns
5	データホールド時間	50			ns
6	データセットアップ時間	100			ns
7	SDA および SCL の立ち上がり時間			300	ns
8	SDA および SCL の立ち下がり時間			300	ns
9	STOP 条件のセットアップ時間	600			ns
10	停止条件と開始条件の間のバスフリー時間	1.3			μs




図 5-1. I2C タイミング図

5.8 代表的特性

特に記述のない限り: $C_{IN} = C_{OUT} = 2 \times 10\mu F$ セラミックおよび $2 \times 33\mu F$ 電解、 $V_{DD} = 3.3V$ 、チャージ ポンプ、 $T_A = 25^\circ C$




図 5-2. 昇圧効率




図 5-3. 昇圧効率




図 5-4. SEPIC の効率




図 5-5. SEPIC の効率




図 5-6. 電流直線性




図 5-7. 電流マッチング

6 詳細説明

6.1 概要

LP8866S-Q1 デバイスは、車載用インフォテインメント、クラスタ、HUD などの車載用ディスプレイ LED バックライト アプリケーション向けの高電圧 LED ドライバです。デフォルトでは、PWM 入力を輝度制御に使用します。または、I₂C インターフェイスで輝度を制御することもできます。

昇圧周波数、LED PWM 周波数、LED ストリング電流は、BST_FSET、PWM_FSET、ISET ピンを介して外付け抵抗で構成されます。INT ピンは、システムにフォルトを通知するために使用されます。フォルト割り込みステータスは、I₂C インターフェイスでクリアするか、EN ピンの立ち下がりエッジでクリアされます。


LP8866S-Q1 は、純粋な PWM 調光をサポートしています。6 つの LED 電流ドライバは、出力ごとに最大 150mA を供給でき、これらを接続することで、より大電流の LED をサポートできます。LED ドライバの最大出力電流は ISET 抵抗で設定され、I₂C インターフェースの LED_x_CURRENT[11:0] レジスタ ビットでオプションで調整できます。LED 出力の PWM 周波数は、PWM_FSET 抵抗によって設定されます。接続されている LED ストリングの数は LED_SET 抵抗によって構成され、デバイスは対応する位相シフト モードを自動的に選択します。たとえば、デバイスが 4 ストリング モードに設定されている場合、各 LED 出力は互いに 90 度位相シフトされます (= 360/4)。未使用の出力は GND に接続する必要がありますが、ディスエーブルになり、アダプティブ電圧から除外され、LED フォルトは生成されません。

V_{OUT} から FB ピンに接続された抵抗デバイダにより、昇圧の最大電圧が設定されます。最高の効率を得るために、昇圧電圧は、すべての LED 出力電圧を継続的に監視し、LED ストリングの駆動に必要な最小レベルに自動的に調整されます。昇圧レギュレータのスイッチング周波数は、BST_FSET 抵抗を使用して 100kHz と 2.2MHz の間に設定できます。昇圧には起動機能があり、起動時のパワーラインからのピーク電流を低減します。LP8866S-Q1 は、パワーライン FET を制御して、ディスエーブル時のバッテリリーケージを低減し、フォルト発生時の絶縁と保護を行うこともできます。

LP8866S-Q1 のフォルト検出機能には次のものがあります。

- オープンストリングおよび短絡 LED の検出
 - LED フォルト検出機能により、一部の LED ストリングで開路や短絡が発生した場合にシステムの過熱を防止
- LED グランド短絡検出
- ISET/BST_FSET/PWM_FSET/LED_SET/MODE 抵抗の範囲外検出
- 昇圧過電流
- 昇圧過電圧
- デバイス低電圧保護 (VDD UVLO)
 - VDD ピンからのスレッショルド検出
- V_{IN} 入力過電圧保護 (V_{IN} OVP)
 - VSENSE_P ピンによるスレッショルド検出
- V_{IN} 入力低電圧保護 (V_{IN} UVLO)
 - UVLO ピンからのスレッショルド検出
- V_{IN} 入力過電流保護 (V_{IN} OCP)
 - VSENSE_P ピンと VSENSE_N ピンの間の電圧両端のスレッショルド検出
- ダイの過熱時のサーマル シャットダウン

6.2 機能ブロック図



6.3 機能説明

6.3.1 制御インターフェイス

デバイス制御インターフェイスには以下のものが含まれています。

- EN は LP8866S-Q1 デバイスのイネーブル入力です。
- PWM は、デューティサイクルすべての電流シンクの輝度を制御するデフォルト入力です。
- INT はオープンドレインのフォルト出力で、フォルト状態検出を示します。
- SDA と SCL は、すべての電流シンクの輝度を制御し、診断のためにフォルト条件を読み戻すための、I₂C インターフェイスのデータおよびクロックラインです。
- BST_SYNC は、昇圧スイッチング周波数の外部クロックを入力し、内部昇圧クロックモードを制御するために使用されます。
 - 外部クロックはスタートアップ時に自動検出され、クロックがない場合は、内部クロックが使用されます。
 - オプションとして、BST_SYNC を VDD に接続して昇圧スペクトラム拡散機能をイネーブルにするか、GND に接続して昇圧スペクトラム拡散をディスエーブルにすることができます。
- ISET ピンにより、ストリングごとの最大 LED 電流レベルを設定。

6.3.2 機能の設定

デバイスパラメータ設定には、以下が含まれています。

- BST_FSET ピンは、信号グランドへの抵抗を介して昇圧スイッチング周波数を設定するために使用されます。
- PWM_FSET ピンは、信号グランドへの抵抗を介して LED 出力 PWM 調光周波数を設定するために使用されます。
- MODE ピンを使用すると、信号グランドへの外部抵抗を介して調光モードを設定できます。
- LED_SET ピンは、信号グランドへの抵抗を介して LED 構成を設定するために使用されます。
- ISET ピンを使って、OUT_x ピンごとの最大 LED 電流レベルを設定します。

6.3.3 デバイス電源(VDD)

LP8866S-Q1 のすべての内部アナログブロックおよびデジタルブロックは、VDD ピンからの外部電源でバイアスされています。標準的な 5V または 3.3V 電源レールは、少なくとも 150mA の電流能力を持つ以前のリニアレギュレータまたは DC/DC コンバータから VDD を供給できます。

6.3.4 イネーブル(EN)

LP8866S-Q1 は、EN ピンの入力電圧が電圧スレッショルド ($V_{EN_{IH}}$) を超えている場合にのみオンになり、EN ピンの電圧がスレッショルド ($V_{EN_{IL}}$) を下回っている場合にのみオフになります。EN ピンがアサートされて LP8866S-Q1 がイネーブルになると、すべてのアナログおよびデジタルブロックが動作を開始します。EN ピンがデアサートされている場合、SD ピンはフローティングで、I₂C インターフェイスおよびフォルト検出はアクティブになりません。

6.3.5 チャージポンプ

内蔵の安定化チャージポンプを使用して、昇圧コントローラの外部 FET にゲートドライブに電力を供給できます。VDD ピンと CPUMP ピンが互いに接続されているかどうかを自動的に検出することで、チャージポンプがイネーブルまたはディスエーブルになります。VDD が 4.5V 未満の場合、チャージポンプを使用して 5V のゲート電圧を生成し、外部昇圧スイッチング FET を駆動します。チャージポンプを使用するには、C1N と C1P の間に $2.2\mu\text{F}$ コンデンサを配置します。チャージポンプが不要な場合は、C1N と C1P を未接続のままにして、CPUMP ピンを VDD に接続できます。4.7 μF CPUMP コンデンサを使用して、ゲートドライバのエネルギーを蓄積します。CPUMP コンデンサは、チャージポンプのイネーブル状態とディスエーブル状態の両方で使用する必要があり、CPUMP ピンのできるだけ近くに配置する必要があります。図 6-1 および 図 6-2 に、両方の使用事例で必要な接続を示します。




図 6-1. チャージポンプイネーブル回路




図 6-2. チャージポンプディスエーブル回路

チャージポンプがイネーブルの場合、CPCAP_STATUS ビットはフライングコンデンサが検出されたかどうかを示し、CP_STATUS ビットはチャージポンプフォルトのステータスを示し、INT 信号を生成します。CP_INT_EN ビットを使用して、チャージポンプフォルトが INT ピンに割り込みを発生させないようにできます。

6.3.6 昇圧コントローラ

LP8866S-Q1 電流モード制御昇圧 DC/DC コントローラは、LED 用のアノード電圧を生成します。昇圧は、サイクル単位の電流制限を備えた電流モード制御トポロジです。昇圧コンバータは、スイッチ電流、および ISNS と ISNSGND の間に接続された外付けセンス抵抗の両端を検出します。20mΩ センス抵抗により、サイクルごとの電流制限は 10A になります。センス抵抗の値は、アプリケーションによって 15mΩ から 50mΩ まで異なる場合があります。最大昇圧電圧は、V_{OUT} と FB との間に接続された外付け FB ピン抵抗デバイダを使用して構成されます。セクション 6.3.6.3 に、FB デバイダの式を示します。




図 6-3. 昇圧コントローラのブロック図

昇圧スイッチング周波数は、BST_FSET の外付け抵抗を介して、100kHz から 2.2MHz まで調整できます（表 6-1 を参照）。適切な動作を維持するには、1% 精度の抵抗が必要です。

表 6-1. 昇圧周波数の選択

R_BST_FSET (kΩ)	昇圧周波数 (kHz)
3.92	400
4.75	200
5.76	303
7.87	100
11	500
17.8	1818
42.2	2000
124	2222

6.3.6.1 昇圧サイクル単位の電流制限

ISNS と ISNSGND の間の電圧は、昇圧 DC/DC コントローラの電流検出と、サイクル単位の電流制限設定の両方に使用されます。サイクル単位の電流制限に達すると、コントローラはスイッチング MOSFET を直ちにオフにし、次のスイッチングサイクルで再度オンにします。このサイクル単位の電流制限は、関連するすべての DC/DC 部品（インダクタ、ショットキーダイオード、スイッチング MOSFET）の共通保護として使用し、電流が最大制限を超えて動作することを防ぎます。サイクル単位の電流制限では、デバイスのフォルトはトリガされません。

$$I_{CYCLE_LIMIT} = \frac{V_{ISNS}}{R_{SENSE}} \quad (1)$$

ここで、

- $V_{ISNS} = 200\text{mV}$

6.3.6.2 コントローラの最小オン / オフ時間

このデバイスの昇圧 DC/DC コントローラの最小オン / オフ時間は、以下の表のとおりです。最小オフ時間は、システム設計では特に注意を払う必要があります。コントローラが MOSFET をオフにしないようにするには、SW ノードの立ち上がり時間と立ち下がり時間の合計を最小オフ時間よりも長くする必要があります。

表 6-2. コントローラの最小オン / オフ時間

周波数 (kHz)	最小スイッチ オフ時間 (ns)	最小スイッチ オン時間 (ns)
100~500	150	150
1818~2222	40	110

6.3.6.3 昇圧アダプティブ電圧制御

LP8866S-Q1 昇圧 DC/DC コンバータは、LED 向けのアノード電圧を生成します。通常動作中、LED 電流シンクのヘッドルーム電圧に基づいて、昇圧出力電圧が自動的に調整されます。この方式をアダプティブ昇圧制御と呼びます。使用される LED 出力数は LED_SET ピンで設定され、アダプティブ昇圧電圧を制御するためにアクティブな LED 出力のみが監視されます。開路障害または短絡障害がある LED ストリングも、アダプティブ電圧制御ループから取り除かれます。LED ドライバ ピンの電圧は、制御ループによって定期的に監視され、LED 出力のいずれかが $V_{HEADROOM}$ スレッショルドを下回ると、昇圧電圧が上昇します。いずれかの LED 出力が $V_{HEADROOM}$ スレッショルドに達するまで、昇圧電圧は低下します。OUTx ピンの電圧、 $V_{HEADROOM}$ 、 $V_{HEADROOM_HYS}$ に基づいて、昇圧電圧が自動的にスケーリングされる方法については、図 6-4 を参照してください。




図 6-4. アダプティブ昇圧電圧制御ループ機能

抵抗分圧器 (R_1, R_2) は、アダプティブ昇圧電圧レベルの最小値と最大値を定義します。帰路回路は、昇トロジ圧と SEPIC トポロジで同じように動作します。最大昇圧電圧の選択は最大 LED ストリング電圧仕様に基づいており、電流シンクを正常に動作させるには最大 LED ストリング電圧よりも 1V 高くする必要があります。LED ドライバがアクティブになる前に、昇圧は最初の昇圧レベルまで起動します。初期昇圧電圧は、最小昇圧電圧から最大昇圧電圧までの約 88% のポイントになります。LED ドライバ チャネルがアクティブになると、OUTx ピンの電圧に基づいて昇圧出力電圧が自動的に調整されます。FB ピン抵抗分圧器は、HUD アプリケーションでの昇圧 OVP、OCP レベル、LED 短絡レベルもスケーリングします。

6.3.6.3.1 2つの抵抗方式を使用した FB デバイダ

標準的な FB ピン回路では、昇圧出力電圧とグランドの間に 2 つの抵抗の分圧回路を使用します。




図 6-5. 2 つの抵抗の FB 分圧回路

最大昇圧電圧は、式 2 を使って計算できます。開路検出中、またはすべての LED ストリングが接続解除されたままになっている場合に、最大昇圧電圧に達することができます。

$$V_{\text{BOOST_MAX}} = I_{\text{SEL_MAX}} \times R_1 + \left(\frac{R_1}{R_2} + 1 \right) \times V_{\text{REF}} \quad (2)$$

ここで、

- $V_{\text{REF}} = 1.21\text{V}$
- $I_{\text{SEL_MAX}} = 38.7\mu\text{A}$
- R_1 / R_2 の通常の推奨範囲は 7 ~ 15 です

最小昇圧電圧は、最小 LED ストリング電圧よりも小さい必要があります。最小昇圧電圧は式 3 で計算されます。

$$V_{\text{BOOST_MIN}} = \left(\frac{R_1}{R_2} + 1 \right) \times V_{\text{REF}} \quad (3)$$

ここで、

- $V_{\text{REF}} = 1.21\text{V}$

昇圧 OVP_LOW レベルに達すると、昇圧コントローラは昇圧 FET のスイッチングを停止し、BSTOVPL_STATUS ビットが設定されます。この条件中も LED ドライバは引き続きアクティブであり、昇圧出力レベルが低下すると、昇圧は通常のスイッチング動作を再開します。昇圧 OVP 低電圧スレッショルドは、電流昇圧電圧に応じて動的に変化します。これは、式 4 で計算されます。

$$V_{\text{BOOST_OVPL}} = V_{\text{BOOST}} + \left(\frac{R_1}{R_2} + 1 \right) \times (V_{\text{FB_OVPL}} - V_{\text{REF}}) \quad (4)$$

ここで、

- $V_{\text{FB_OVPL}} = 1.423\text{V}$
- $V_{\text{REF}} = 1.21\text{V}$

昇圧 OVP_HIGH レベルに達すると、昇圧コントローラはフォルト回復モードに移行し、BSTOVPH_STATUS ビットが設定されます。昇圧 OVP の高電圧スレッショルドも電流昇圧電圧に応じて動的に変化し、式 5 で計算されます。

$$V_{\text{BOOST_OVPH}} = V_{\text{BOOST}} + \left(\frac{R_1}{R_2} + 1 \right) \times (V_{\text{FB_OVPH}} - V_{\text{REF}}) \quad (5)$$

ここで、

- $V_{\text{FB_OVPH}} = 1.76\text{V}$
- $V_{\text{REF}} = 1.21\text{V}$

昇圧 UVP レベルに達すると、昇圧コントローラは 110ms の OCP カウンタを開始します。LP8866S-Q1 デバイスは、タイマが切昇圧れる前に電圧が UVP スレッショルドを超えない場合、フォルト回復モードに入り、BSTOCP_STATUS ビットを設定します。また、昇圧 UVP 電圧スレッショルドは電流昇圧電圧に応じて動的に変化し、式 6 で計算されます。

$$V_{\text{BOOST_UVP}} = V_{\text{BOOST}} - \left(\frac{R_1}{R_2} + 1 \right) \times (V_{\text{REF}} - V_{\text{UVP}}) \quad (6)$$

ここで、

- $V_{\text{UVP}} = 0.886\text{V}$
- $V_{\text{REF}} = 1.21\text{V}$

6.3.6.3.2 3 抵抗方式を使用した FB デバイダ

3 つの抵抗の分圧回路を使用する FB ピン回路は、200kΩ 未満の抵抗が必要なアプリケーションに使用できます。




図 6-6. 3 つの抵抗の FB 分圧回路

最大昇圧電圧は、式 7 を使って計算できます。開路検出中、またはすべての LED ストリングが接続解除されたままになっている場合に、最大昇圧電圧に達することができます。

$$V_{\text{BOOST_MAX}} = \left(\frac{R_1 \times R_3}{R_2} + R_1 + R_3 \right) \times I_{\text{SEL_MAX}} + \left(\frac{R_1}{R_2} + 1 \right) \times V_{\text{REF}} \quad (7)$$

ここで、

- $V_{\text{REF}} = 1.21\text{V}$
- $I_{\text{SEL_MAX}} = 38.7\mu\text{A}$
- R_1/R_2 の通常の推奨範囲は 7 ~ 15 です

最小昇圧電圧は、最小 LED ストリング電圧よりも小さい必要があります。最小昇圧電圧は式 8 で計算されます。

$$V_{\text{BOOST_MIN}} = \left(\frac{R_1}{R_2} + 1 \right) \times V_{\text{REF}} \quad (8)$$

昇圧 OVP_LOW レベルに達すると、昇圧コントローラが昇圧 FET のスイッチングを停止し、BSTOVPL_STATUS ビットが設定されます。この条件の中でも LED ドライバは引き続きアクティブであり、昇圧出力レベルが低下すると、昇圧は通常のスイッチング動作を再開します。昇圧 OVP 低電圧スレッショルドは、電流昇圧電圧に応じて動的に変化します。昇圧 OVP 低電圧は式 9 で計算されます。

$$V_{\text{BOOST_OVPL}} = V_{\text{BOOST}} + \left(\frac{R_1}{R_2} + 1 \right) \times (V_{\text{FB_OVPL}} - V_{\text{REF}}) \quad (9)$$

ここで、

- $V_{FB_OVPL} = 1.423V$
- $V_{REF} = 1.21V$

昇圧 OVP_LOW レベルに達すると、昇圧コントローラはフォルト回復モードに移行し、**BSTOVPH_STATUS** ビットが設定されます。昇圧 OVP の高電圧スレッショルドも電流昇圧電圧に応じて動的に変化し、式 10 で計算されます。

$$V_{BOOST_OVPH} = V_{BOOST} + \left(\frac{R_1}{R_2} + 1 \right) \times (V_{FB_OVPH} - V_{REF}) \quad (10)$$

ここで、

- $V_{FB_OVPH} = 1.76V$
- $V_{REF} = 1.21V$

昇圧 UVP レベルに達すると、昇圧コントローラは 110ms の OCP カウンタを開始します。LP8866S-Q1 デバイスは、タイマが切昇圧れる前に電圧が UVP スレッショルドを超えない場合、フォルト回復モードに入り、**BSTOCP_STATUS** ビットを設定します。昇圧 UVP の電圧スレッショルドも電流昇圧電圧に応じて動的に変化し、式 11 で計算されます。

$$V_{BOOST_UVP} = V_{BOOST} - \left(\frac{R_1}{R_2} + 1 \right) \times (V_{REF} - V_{UVP}) \quad (11)$$

ここで、

- $V_{UVP} = 0.886V$
- $V_{REF} = 1.21V$

6.3.6.3.3 外部補償を使用する FB デバイダ

このデバイスには、ほとんどの場合、DC/DC 制御ループを良好な安定状態に保つために、内部補償回路が搭載されています。ただし、FB ピンに外部補償ネットワークを追加して、ループ設計の柔軟性を向上させ、極端な使用事例を解決することができます。




図 6-7. 外部補償回路

このネットワークにより、ループに 1 つの追加の極と 1 つの追加のゼロが作成されます。

$$f_{POLE_COMP} = \frac{1}{2\pi[(R_1 \parallel R_2) + R_4]C_{COMP}} \quad (12)$$

$$f_{ZERO_COMP} = \frac{1}{2\pi R_4 C_{COMP}} \quad (13)$$

R_3 は補償には関与していないことに注意してください。この外部補償ネットワークは、式を変更せずに、2 抵抗デバイダネットワークと T デバイダネットワークの両方で使用できます。

実際のアプリケーションでは、たとえば、DC/DC ループの安定性に懸念がある場合、追加のポールを 1kHz に配置し、追加のゼロを 2kHz に配置すると、2kHz 以降のループ グインが約 6dB 抑制されます。これにより、ゲイン マージンと位相マージンが大きくなります。

6.3.6.4 昇圧同期およびスペクトラム拡散

スペクトラム拡散機能は、**BST_SYNC** ピンが **High** のときイネーブルになり、**BST_SYNC** ピンが **Low** のときディスエーブルになります。

BST_SYNC ピンに外部 **CLK** 信号が印加されている場合、昇圧コントローラはこの信号によってクロックを供給できます。後でクロックが消失した場合、昇圧は **RBST_FSET** 抵抗で定義された周波数で動作を継続し、**BST_SYNC** の最終ピンレベルに応じてスペクトラム拡散機がイネーブルまたはディスエーブルになります。

表 6-3. 昇圧同期モード

BST_SYNC ピン レベル	昇圧クロック モード
Low (GND)	スペクトラム拡散をディスエーブル
High (VDDIO)	スペクトラム拡散をイネーブル
クロック周波数: 100kHz ~ 2222kHz	外部同期モードでのスペクトラム拡散のディスエーブル

外部 **BST_SYNC** 入力を使用する場合、外部周波数に最も近い昇圧周波数オプションによって **R_{BST_SET}** 抵抗を選択します。

スペクトラム拡散機能は、スイッチング周波数と高調波周波数の周辺での EMI ノイズを低減するのに役立ちます。内部スペクトラム拡散機能は、200Hz ~ 1.2kHz の変調周波数で、中心周波数から ±3.3% ~ 7.2% の昇圧周波数を変調します。スイッチング周波数の変動は **SPREAD_RANGE** レジスタでプログラム可能であり、変調周波数は **SPREAD_MOD_FREQ** レジスタでプログラム可能です。外部の同期クロックを使用する場合、スペクトラム拡散機能は使用できません。

表 6-4. スペクトラム拡散周波数の範囲

SPREAD_RANGE (バイナリ)	スイッチング周波数の変動
00	±3.3%
01	±4.3%
10 (デフォルト)	±5.3%
11	±7.2%

表 6-5. スペクトラム拡散変調周波数

SPREAD_MOD_FREQ (バイナリ)	変調周波数
00 (デフォルト)	200Hz
01	500Hz
10	800Hz
11	1200Hz

6.3.6.5 昇圧出力放電

EN ピンが Low になると、デバイスは昇圧コントローラと LED 電流シンクを停止し、パワーライン FET をオフにして、昇圧出力の放電を開始します。放電ピンは通常 30mA 電流をシンクします。放電時間は 400ms です。400ms 後、デバイスはシャットダウンします。通常動作では、DISCHARGE ピンを昇圧出力に接続する必要があります。

DISCHARGE ピンの電圧を監視するための内部コンパレータが 1 つあります。DISCHARGE ピンの電圧が V_{BST_OVPH} (標準値 50V) を上回るとすぐに、デバイスはフォルト回復モードに移行し、 BST_OVPH フォルトが通知されます。これにより、システム障害が原因で昇圧電圧が制御不能になった場合にも、さらに保護できます。

放電機能は、HTSSOP パッケージでのみ利用できます。QFN パッケージでは利用できません。

6.3.6.6 軽負荷時のモード

DC/DC コントローラは、以下の条件で軽負荷モードに移行します。

- V_{IN} 電圧が V_{OUT} に非常に近い
- 負荷電流が非常に小さい
- PWM パルス幅が非常に短い

DC/DC コンバータが軽負荷モードに移行すると、出力電圧が過度に上昇しないように、コンバータはスイッチングを停止することができます。DC/DC コンバータのスイッチング周波数がこのモードで変化するため、これを PFM モードと呼ぶこともできます。

6.3.7 LED 電流シンク

6.3.7.1 LED 出力電流設定

最大出力 LED 電流は、外付け抵抗値によって設定されます。各ストリングの最大 LED 電流を設定するために外付け抵抗 R_{ISET} のみを使用するアプリケーションでは、式 14 を使用して、すべてのストリングの電流設定を計算します。

$$I_{LED} = \frac{1.21V}{R_{ISET}} \times 2580 \quad (14)$$

`LEDx_CURRENT[11:0]` レジスタを使用して、ストリングの電流をこの最大値から下げることもできます。`LEDx_CURRENT[11:0]` レジスタのデフォルト値は最大値 0xFFFF (4095) です。式 15 を使用して、個別のストリングの電流設定を計算します。

$$I_{LED} = \left(\frac{1.21V}{R_{ISET}} \times 2580 \right) \times \left(\frac{\text{LED_CURRENT}[11:0]}{4095} \right) \quad (15)$$

高精度の LED 電流を実現するため、ILED 電流を 30mA から 200mA までの範囲に設定することを推奨します。したがって、 R_{ISET} の値は 15.6kΩ から 104kΩ の範囲になります。




図 6-8. LED ドライバの電流設定回路

6.3.7.2 LED 出力ストリングの構成

LP8866S-Q1 デバイスの 6 つの LED ドライバ チャネルは LED_SET 抵抗によって構成され、1 ~ 6 個の LED ストリングを使用するアプリケーションをサポートします。適切な動作を確保するには、1% 精度の抵抗が必要です。ドライバ チャネルは、1、2、または 3 つのグループ内で接続することもできます。これにより、LP8866S-Q1 デバイスは 3 つの 300mA LED ストリング、2 つの 450mA LED ストリング、または 1 つの 900mA LED ストリングを駆動できます。LED ストリングは、ストリング構成に対して常に適切に位相シフトされます。これにより、昇圧出力でのリップルが低減されるため、出力コンデンサを小型化でき、コンデンサの可聴レンジングが低減できます。位相シフトにより負荷周波数が上昇し、PWM 周波数を低く抑えてより高い調光比をサポートしながら、潜在的なコンデンサのノイズを可聴帯域より高くできます。

LP8866S-Q1 デバイスに最初に電源を投入すると、LED_SET 抵抗によってストリング構成が構成され、各チャネルの位相が自動的に構成されます。シャットダウン状態で LP8866S-Q1 の電源がオフにならない限り、LED ストリングの構成は変更しないでください。未使用の LEDx ピンは、グランドに接続する必要があります。

表 6-6. LED 出力ストリングの構成

R_LED_SET (kΩ)	構成	OUT1	OUT2	OUT3	OUT4	OUT5	OUT6	自動位相シフト
3.92	6 チャネル	150mA	150mA	150mA	150mA	150mA	150mA	60°
4.75	5 チャネル	150mA	150mA	150mA	150mA	150mA	(GND に接続)	72°
5.76	4 チャネル	150mA	150mA	150mA	150mA	(GND に接続)	(GND に接続)	90°
7.87	3 チャネル	150mA	150mA	150mA	(GND に接続)	(GND に接続)	(GND に接続)	120°
11	2 チャネル	150mA	150mA	(GND に接続)	(GND に接続)	(GND に接続)	(GND に接続)	180°
17.8	3 チャネル	300mA		300mA		300mA		120°
42.2	2 チャネル	450mA			450mA			180°
124	1 チャネル	900mA					なし	

6.3.7.3 LED 出力 PWM クロックの生成

LED の PWM 周波数は、入力 PWM 周波数とは非同期です。LED の PWM 周波数は内蔵の 20MHz 発振器から生成され、152Hz ~ 19.531kHz の 8 つの個別周波数に設定できます。最小の PWM 周波数を使用したときに、PWM 調光分解能が最高になります。PWM_FSET 抵抗は、表 6-8 に基づいて LED PWM 周波数を決定します。表 7-8 の PWM 分解能は、PWM ディザリングがディスエーブルされた状態です。

6.3.8 輝度制御

LP8866S-Q1 は、PWM ピンへのデューティ サイクル入力または I²C バス経由のレジスタを通じて、すべての LED ストリングのグローバルな輝度制御をサポートしています。PWM 出力の生成には、内部 20MHz クロックが使用されます。

6.3.8.1 輝度制御信号路

BRT_MODE レジスタは、ディスプレイ輝度パスへの入力が PWM 入力ピンか DISP_BRT レジスタかを選択します。PWM 入力制御は、電源オン後のデフォルト設定です。輝度制御信号路の図を 図 6-9 に示します

ディスプレイの輝度パスにはイネーブルにできるスロープ制御機能があります。デフォルトでは、スロープ制御機能イネーブルになっています。スロープ制御およびディザリング機能は、I²C 制御でプログラムすることもできます。スロープ制御機能を [セクション 6.3.8.7](#) に示し、ディザリング機能を [セクション 6.3.8.9](#) に示します。




図 6-9. LP8866S-Q1 の輝度パス図

6.3.8.2 調光モード

調光モードは、外付け抵抗を介して MODE ピンに調整できます (表 6-7 を参照)。適切な動作を確保するには、1% 精度の抵抗が必要です。

表 6-7. 調光モード構成

R_MODE (kΩ)	モード	I ² C アドレス
3.92	位相シフト PWM モード	0x2B
4.75	ハイブリッド モード	0x2B
5.76	電流調光モード	0x2B
7.87	直接 PWM モード	0x2B
11	位相シフト PWM モード	0x2A
17.8	ハイブリッド モード	0x2A
42.2	電流調光モード	0x2A
124	直接 PWM モード	0x2A

6.3.8.3 LED 調光周の波数

位相シフト PWM モードとハイブリッド調光モードの場合、LED の調光周波数は、入力 PWM 周波数と非同期になります。LED 調光周波数は内蔵の 20MHz 発振器から生成され、152Hz ~ 19.531kHz の 8 つの個別周波数に設定できます。最小の PWM 周波数を使用したときに、PWM 調光分解能が最高になります。PWM_FSET 抵抗は、表 6-8 に基づいて LED 調光周波数を決定します。適切な動作を確保するには、1% 精度の抵抗が必要です。表 6-8 の PWM 分解能は、PWM ディザリングがディスエーブルされた状態です。

表 6-8. LED PWM 周波数の選択

R_PWM_FSET (kΩ)	LED PWM 周波数 (Hz)	PWM 調光分解能 (ビット)
3.92	152	16
4.75	305	16
5.76	610	15
7.87	1221	14
11	2441	13
17.8	4883	12
42.2	9766	11
124	19531	10

6.3.8.4 位相シフト PWM モード

位相シフト PWM モードでは、現在のすべてのアクティブ チャネルが一定の遅延を伴う LED 調光周波数でオン / オフになります。ただし、図 6-10 に示すように、使用されるチャネルまたはチャネル グループの数によって 2 つの隣接するチャネル間の位相遅延時間が決まります。




図 6-10. 位相シフト調光図

6.3.8.5 ハイブリッドモード

位相シフト PWM 調光に加えて、LP8866S-Q1 はハイブリッド調光モードをサポートしています。ハイブリッド調光は、PWM モードと電流モードを組み合わせ、ディスプレイの輝度パスの輝度を制御します。ハイブリッド調光を使用すると、調光比をさらに 8 倍に増やすことができます。ハイブリッド モードでは、図 6-11 に示すように、低輝度範囲の明るさには PWM 調光が使用され、高輝度レベルには電流調光が使用されます。電流調光制御を採用すると、より小さい電流時に LED の効率が向上し、光学効率が向上します。低輝度レベルの PWM 調光制御により、線形性と高精度の制御が確実に実現されます。ハイブリッド モードは、表 6-7 のとおり、MODE ピンの抵抗値により選択できます。PWM および電流モードの遷移スレッショルドは、12.5% または 0% の輝度に設定できます。後者の選択では、純粋な電流調光制御モードが可能です。




図 6-11. ハイブリッド調光の図

6.3.8.6 直接 PWM モード

直接 PWM モードでは、すべてのアクティブ チャネルがオンおよびオフになり、入力 PWM 信号と同期します。




図 6-12. 直接 PWM 調光の図

6.3.8.7 スロープ制御

オプションのスロープ制御機能を使用すると、ある輝度値から別の輝度値へ光学的に滑らかに移行できます。デフォルトでは、高度なスロープ制御は 200ms の線形スロープ制御期間でイネーブルになります。2 つの輝度値間の遷移時間は、**SLOPE_SELECT[2:0]** ビットでプログラムされます (000 の場合、スロープ制御はディスエーブル)。高度なスロープ制御イネーブルをになると、輝度の変化がさらに滑らかになり、人間の目に快適に感じられるようになります。高度なスロープ制御は、**ADV_SLOPE_ENABLE** レジスタビットでイネーブルになります。




図 6-13. 輝度スロープ制御

6.3.8.8 PWM 検出器のヒステリシス

PWM 検出器にはヒステリシス機能が内蔵されています。これは、PWM 入力が使われている場合 (直接 PWM モードを除く)、PWM 入力のデューティサイクルが 0.19% を超えて変化した場合にのみ、PWM 出力のデューティサイクルが変化することを意味します。これは、オンボードの PWM 信号の立ち上がり / 立ち下がり時間に起因する PWM デューティサイクルのサンプリング誤差を回避するためです。

6.3.8.9 ディザ

LED 出力 PWM 調光を使用する場合の輝度ステップの数は、20MHz 発振器の周波数を LED PWM 周波数で除算した値 (PWM_FSET 抵抗で設定) に等しくなります。PWM デューティ サイクル ディザリングは、LP8866S-Q1 がこの発振器のクロック制限を超える輝度調光ステップの数を増やすために使用する機能です。ディザリング機能は、時間の経過とともに LED ドライバの出力のデューティ サイクルを変調し、可能な限りより高い平均輝度レベルを作成します。DITHER_SELECT[3:0] レジスタ ビットは、I2C インターフェイスを使用して、ディザリングのレベル (ディスエーブル、1、2、3、4 ビット) のを制御します。デフォルトでは、ディザリングはディスエーブルになっています。

1 ビット ディザリングを選択すると、高い輝度分解能をサポートするために、毎秒の PWM パルスの幅を 1 LSB (1 20MHz クロック周期) 増やすことができます。3 ビットのディザリングを選択した場合、8 つの PWM 周期のシーケンス内で、長さが増加したパルスの数はディザリング値によって異なります。ディザリング値 000 では 8 つのパルスすべてがデフォルトの長さに、001 では 8 つのパルスのうち 1 つが長くなり、010 では 8 つのパルスのうち 2 つが長くなる、というように、111 では 8 つのパルスのうち 7 つが長くなります。図 6-14 に、PWM 出力ディザリングの 1 つの例を示します。




図 6-14. PWM ディザリングの例

ディザリング ブロックは、調光比が LED の PWM 出力周波数によって制限され、LED 出力パルスが最小パルス幅 (200ns) 未満である低輝度のシナリオでも役立ちます。このような場合、ディザリング ブロックは PWM パルスの一部をスキップして輝度をさらに低下させ、高い調光比を実現します。最終的に、より多くの最小パルスがスキップまたはディザリングされるにつれて、LED の PWM 周波数が低下します。同時に、ディザリング ブロックは、輝度のちらつきを防止するために、最小 LED PWM 周波数が 152Hz 以上であることを保証します。図 6-15 に、低輝度のシナリオでディザリングがどのように機能するかを示します。




図 6-15. 最小輝度ディザリングの例

6.3.9 保護機能とフォルト検出機能

LP8866S-Q1 デバイスには、LED 開路、短絡、GND への短絡状態、昇圧入力の低電圧、過電圧および過電流、昇圧出力の過電圧および過電流、VDD 低電圧、ダイ過熱および外付け部品に対するフォルト検出機能が搭載されています。ホストは、レジスタ **SUPPLY_FAULT_STATUS**、**BOOST_FAULT_STATUS**、**LED_STATUS** のフォルトステータスを監視できます。

6.3.9.1 電源フォルト

6.3.9.1.1 V_{IN} 低電圧障害 (VINUVLO)

LP8866S-Q1 デバイスは V_{IN} 低電圧および過電圧保護をサポートしています。低電圧スレッショルドは、UVLO ピンの外付け抵抗デバイダによりプログラム可能です。LP8866S-Q1 デバイスの動作中に、UVLO ピンの電圧が UVLO 立ち下がりレベル（標準値 0.787V）を下回ると、昇圧、LED 出力、パワーライン FET がオフになり、デバイスは STANDBY モードに入ります。**VINUVLO_STATUS** ビットは **SUPPLY_FAULT_STATUS** レジスタにも設定され、INT ピンがトリガされます。UVLO 電圧が立ち上がりスレッショルド レベルを上回ると、LP8866S-Q1 は STANDBY を終了し、スタートアップ シーケンスを開始します。




図 6-16. V_{IN} UVLO 設定回路

次の式を使用して、 V_{IN} 立ち上がりエッジに対する UVLO スレッショルドを計算します。

$$V_{IN_{UVLO_RISING}} = \left(\frac{R_4}{R_5} + 1 \right) \times V_{IN_{UVLO_TH}} \quad (16)$$

ここで、

- $V_{IN_{UVLO_TH}} = 0.787V$

UVLO スレッショルドのヒステリシスは、次の式で設計および計算できます。

$$V_{IN_{HYST}} = R_4 \times I_{UVLO} \quad (17)$$

ここで、

- $I_{UVLO} = 5\mu A$

したがって、 V_{IN} 立ち下がりエッジの UVLO スレッショルドには、次の式を使用できます。

$$V_{IN_{UVLO_FALLING}} = V_{IN_{UVLO_RISING}} - V_{IN_{HYST}} \quad (18)$$

分圧器の下側の抵抗 R_5 は、図 6-17 のように、追加の外部 N 型 FET を介して GND を接続解除できます。この設計は、シャットダウン モードで V_{IN} からの電流のリーケージを最小化し、バッテリ寿命を延長するものです。




図 6-17. 電流リーケージ パスがない V_{IN} UVLO 設定回路

6.3.9.1.2 V_{IN} 過電圧 フォルト (VINOPV)

V_{IN} の立ち上がりエッジの過電圧スレッショルドは、標準値 43V に内部固定されています。LP8866S-Q1 の動作中、VSENSE_P ピンの電圧が OVP 立ち上がりスレッショルドを上回り、昇圧、LED 出力、パワーライン FET がオフになり、デバイスは STANDBY モードに移行します。VINOPV_STATUS ビットは SUPPLY_FAULT_STATUS レジスタにも設定され、INT ピンがトリガされます。VSENSE_P ピンの電圧が立ち下がりスレッショルド レベルを上回ると、LP8866S-Q1 は STANDBY を終了し、スタートアップ シーケンスを開始します。

6.3.9.1.3 V_{DD} 低電圧 フォルト (VDDUVLO)

LP8866S-Q1 デバイスの動作中に、VDD が VDDUVLO 立ち下がりレベルを下回ると、昇圧、パワーライン FET、および LED 出力がオフになり、デバイスは STANDBY モードに移行します。VDDUVLO_STATUS 故障ビットが SUPPLY_FAULT_STATUS レジスタに設定され、INT ピンがトリガされます。LP8866S-Q1 は、 V_{DD} が VDDUVLO 立ち上がりスレッショルドを超えると、自動的に ACTIVE モードで再起動します。

6.3.9.1.4 V_{IN} OCP フォルト (VINOCP)

LP8866S-Q1 デバイスの動作中に RISENSE 抵抗の電圧降下が 220mV を超えると、昇圧、パワーライン FET、および LED 出力がオフになり、デバイスは フォルト回復モードに入り、フォルト発生から 100ms 後に再起動を試みます。VINOCP_STATUS フォルトビットが SUPPLY_FAULT_STATUS レジスタに設定され、INT ピンがトリガされます。

$$I_{V_{IN_OCP}} = \frac{V_{IN_{OCP_TH}}}{R_{ISENSE}} \quad (19)$$

ここで、

- $V_{IN_{OCP_TH}} = 220\text{mV}$

6.3.9.1.4.1 V_{IN} OCP 電流制限と昇圧サイクル単位の電流制限の関係

V_{IN} OCP 電流制限は、昇圧サイクル単位の電流制限とは完全に異なります。

昇圧サイクル単位の電流制限は、通常のシナリオで DC/DC 部品 (インダクタ、ショットキー ダイオード、スイッチング MOSFET) を保護し、最大制限値を超える電流を避けるためのものです。通常のシナリオは、負荷が急激に変化した場合や、入力電圧が急激に変化した場合を意味します。これによってデバイス フォルトはトリガされません。

VIN OCP 電流制限は、システムの重要な危険（インダクタの短絡、スイッチング MOSFET の短絡など）からシステムを保護するためのものです。これにより、デバイスはすべての LED チャネルをシャットダウンし、フォルト回復状態に移行します。

VIN OCP 電流制限は、昇圧サイクル単位の電流制限より常に大きくなっています。これは、 R_{ISENSE} が常に R_{SENSE} 以上になることを意味します。

6.3.9.1.5 チャージポンプのフォルト (CPCAP, CP)

LP8866S-Q1 デバイスの動作中に CPUMP ピンの電圧が標準値 4.2V を下回ると、昇圧、パワーライン FET、および LED 出力がオフになり、デバイスはフォルト回復モードに入り、フォルト発生から 100ms 後に再起動を試みます。CP_STATUS フォルトビットが SUPPLY_FAULT_STATUS レジスタに設定され、INT ピンがトリガされます。

LP8866S-Q1 デバイスの初期化中にチャージポンプのフライングコンデンサが切断または短絡すると、チャージポンプはオフになります。その結果、昇圧、パワーライン FET、LED 出力がオフになり、デバイスはフォルト回復モードに移行し、フォルト発生から 100ms 後に再起動を試みます。CPCAP_STATUS および CP_STATUS の両方のフォルトビットが SUPPLY_FAULT_STATUS レジスタに設定され、INT ピンがトリガされます。

6.3.9.1.6 CRC エラー フォルト (CRCERR)

LP8866S-Q1 デバイスの初期化中に、レジスタ、オプション、トリム ビットの工場出荷時のデフォルト設定がメモリからロードされ、修正されていない場合、LP8866S-Q1 は他のフォルト基準がトリガされない限り、正常に動作します。CRCERR_STATUS フォルトビットが SUPPLY_FAULT_STATUS レジスタに設定され、INT ピンがトリガされます。

6.3.9.2 昇圧フォルト

6.3.9.2.1 昇圧過電圧フォルト (BSTOVPL, BSTOVPH)

FB ピンの電圧が V_{FB_OVPL} スレッショルドを超えると、昇圧過電圧が検出されます。昇圧過電圧が検出されると、BOOST_FAULT_STATUS レジスタの BSTOVPL_STATUS ビットが設定されます。昇圧 FET はスイッチングを停止し、出力電圧が自動的に制限されます。BSTOVPL_STATUS ビットが継続的に設定されている場合（つまり、クリア後に再表示される場合）、アプリケーションでループの問題が発生している可能性があります。デバイスの昇圧ソフトスタートおよび通常モード中に、昇圧過電圧 Low が監視されます。

FB ピンの電圧が V_{FB_OVPH} スレッショルドを上回るか、DISCHARGE ピンの電圧が V_{BST_OVPH} を上回ると、2 番目の昇圧過電圧 High フォルトが検出されます。LP8866S-Q1 デバイスは、高い昇圧電圧からシステム損傷を保護するため、フォルト回復状態に移行します。昇圧過電圧が検出されると、BOOST_FAULT_STATUS レジスタの BSTOVPH_STATUS ビットが設定されます。フォルト割り込みも生成されます。デバイスはフォルト回復モードに移行し、100ms 後に再起動を試みます。昇圧ソフトスタートおよび通常モード中は、昇圧過電圧 High が監視されます。

6.3.9.2.2 昇圧過電流フォルト (BSTOCP)

FB ピンの電圧が 110ms にわたって V_{UVP} スレッショルドを下回ると、昇圧過電流が検出されます。出力電圧が回復する前に昇圧過電流タイマが切れた場合、BSTOCP_STATUS ビットが BOOST_FAULT_STATUS レジスタに設定されます。フォルト回復状態に移行し、フォルト割り込みが生成されます。デバイスはフォルト回復モードに移行し、100ms 後に再起動を試みます。BSTOCP_STATUS ビットが永続的に設定されている場合、このビットはアプリケーションの問題を示す可能性があります。昇圧過電流は昇圧開始から監視され、昇圧のスタートアップ中にフォルトが発生する可能性があります。

6.3.9.2.3 LEDSET 抵抗欠落フォルト (LEDSET)

抵抗が組み立てられていないか、初期化中に要求された有効な値でない場合、LEDSET 抵抗が欠落しているか無効であることが検出されます。LEDSET 抵抗が欠落しているか無効である場合、LP8866S-Q1 デバイスは、デフォルトで 6 チャネル/150mA 構成になります。LEDSET_STATUS フォルトビットが BOOST_FAULT_STATUS レジスタで設定されます。初期化後は LEDSET 抵抗の欠落または無効なフォルトが監視されないため、LP8866S-Q1 は、初期化後に LEDSET 抵抗が欠落または無効であっても、初期化中に決定された構成で動作します。

6.3.9.2.4 MODE 抵抗欠落フォルト (MODESEL)

抵抗が組み立てられていないか、初期化中に要求された有効な値でない場合、MODE 抵抗が欠落しているか無効であることが検出されます。LP8866S-Q1 は、MODE 抵抗が欠落しているか無効である場合、I₂C アドレス 0x2A の位相シフト PWM モードにデフォルトで設定されます。MODESEL_STATUS フォルトビットが BOOST_FAULT_STATUS レジスタに設定されます。初期化後は MODE 抵抗の欠落または無効なフォルトが監視されないため、LP8866S-Q1 は、初期化後に MODE 抵抗が欠落または無効であっても、初期化中に決定されたモードで動作します。

6.3.9.2.5 FSET 抵抗欠落フォルト (FSET)

BOOST_FSET と PWM_FSET の両方の FSET 抵抗が欠落しているか無効であることは、どちらか一方が組み立てられないか、初期化中に要求された有効な値でない場合、検出されます。LP8866S-Q1 は、BOOST_FSET 抵抗が欠落しているか無効である場合、昇圧のスイッチング周波数をデフォルトで 400kHz に設定し、PWM_FSET 抵抗が欠落しているか無効である場合、PWM 調光周波数をデフォルトで 305Hz に設定します。FSET_STATUS フォルトビットが BOOST_FAULT_STATUS レジスタ内に設定されます。初期化後は FSET 抵抗が欠落しているか無効であるフォルトが監視されないため、初期化後に FSET 抵抗が欠落しているか無効である場合でも、LP8866S-Q1 デバイスは、初期化中に決定された昇圧スイッチング周波数と PWM 調光周波数で動作します。

6.3.9.2.6 ISET 抵抗範囲外フォルト (ISET)

通常動作時に ISET ピンの抵抗が GND に短絡した場合、各 LED チャネルの最大電流は 式 20 で計算できます。

$$I_{LED_ISET_FAULT} = I_{LED_LIMIT} \times \left(\frac{LED_CURRENT[11:0]}{4095} \right) \quad (20)$$

ここで、

- $I_{LED_LIMIT} = 280\text{mA}$

LED_CURRENT[11:0] レジスタは、最後にプログラムされたデータの 1/4 に自動的に変更されます。デバイスのイネーブル後にプログラムされていない場合、LED_CURRENT[11:0] レジスタのデフォルト値は 0xFFFF でフォルト発生後に自動的に 0x3FF に変更されます。ISET ピンの電圧が 1.1V 以上に戻ると、LED_CURRENT[11:0] レジスタのデータは自動的に最後にプログラムされたデータに戻ります。ISET_STATUS フォルトビットが BOOST_FAULT_STATUS レジスタに設定され、INT ピンがトリガれます。

6.3.9.2.7 サーマル シャットダウン フォルト (TSD)

LP8866S-Q1 のダイ温度がサーマル シャットダウンのスレッショルド T_{SD} に達すると、LP8866S-Q1 上の昇圧、パワーライン FET、および LED 出力がシャットダウンし、デバイスの損傷を防ぎます。フォルトステータスビットの TSD_STATUS ビットが設定され、INT ピンがトリガれます。温度が TSD_HYS 量だけ低下すると、デバイスは、パワーライン FET、昇圧、および LED 出力を再開します。

6.3.9.3 LED フォルト

6.3.9.3.1 開路 LED フォルト (OPEN_LED)

通常の昇圧動作中、使用されている LED 出力のいずれかが LED_DRV_HEADROOM スレッショルド レベルを下回ると、昇圧電圧が上昇します。昇圧出力電圧が最大値に達し、少なくとも 1 つの LED 出力が依然としてスレッショルドを下回っている場合、開路 LED フォルトが検出されます。開路は、昇圧アダプティブ制御ループから切り離され、その出力はディスエーブルになります。LED フォルトが発生するとステータスビット LED_STATUS が設定され、LED 割り込みがディスエーブルになっていない限り割り込みが生成されます。開路 LED フォルトの詳細は、OPEN_LED ビットと LEDx_FAULT ビット ($x = 1 \dots 6$) から読み取ることができます。これらのビットは、デバイスの電源がオフになるまでその値を維持します。ただし、割り込みクリア手順で LED_STATUS ビットをクリアすることはできます。新しい LED フォルトが検出されると、LED_STATUS が設定され、割り込みが再び生成されます。




図 6-18. LED の開路と短絡検出口ロジック

6.3.9.3.2 LED 短絡フォルト (SHORT_LED)

LED 短絡フォルトは、1つ以上の LED 出力が $V_{LEDSHORT}$ 標準値 5.4V を上回っており、少なくとも 1つの LED 出力が通常動作ウインドウ内にある場合に検出されます (図 6-18 を参照)。短絡したストリングは、昇圧アダプティブ制御ループから切り離され、LED の PWM 出力はディスエーブルになります。LED_STATUS ステータス ビットが設定され、開路 LED の場合と同様に割り込みが生成されます。LED 短絡フォルトの詳細は、LED_FAULT_STATUS レジスタ内の SHORT_LED ビットと LED_x_FAULT ビット ($x = 1 \dots 6$) から読み取ることができます。

HUD アプリケーションでは、出力チャネルがグループとして接続され、1つまたは 2つのグループのみがアクティブな場合、もう 1つの特殊な状態によって LED 短絡フォルトがトリガれます。これは、昇圧アダプティブ電圧が最小になり、LED チャネルの 1つの電圧が依然として $V_{HEADROOM} + V_{HEADROOM_HYS}$ が上回っている場合になります。

6.3.9.3.3 LED の GND への短絡フォルト (GND_LED)

昇圧ソフトスタートおよび通常の昇圧動作中、LED 出力が 20ms にわたって $V_{SHORTGND}$ を下回ると、デバイスは対応する LED 出力チャネルをオフにし、300μs の間標準 6mA 電流を再度出力します。この動作の後も、出力電圧が依然として $V_{HEADROOM}$ を下回ると、LED の GND への短絡フォルトが通知されます。

LED の GND への短絡が通知される、昇圧、LED 出力、パワーライン FET がオフになると、デバイスはフォルト回復モードに移行します。LED_STATUS ビットが設定され、開路 LED の場合と同様に割り込みが生成されます。LED の GND への短絡フォルトが発生する理由は、LED_FAULT_STATUS レジスタ内の LED_GND ビットと LED_x_FAULT ビット ($x = 1 \dots 6$) から読み取ることができます。これらのビットは、割り込みクリア手順によって LED_STATUS ビットがクリアされるのに対して、デバイスの電源がオフになるまで値を維持します。

6.3.9.3.4 無効な LED ストリング フォルト (INVSTRING)

デバイスの初期化時に、使用されていない LED 出力ピンが GND に接続されているかどうかがチェックされます。使用されていない LED 出力ピンが想定どおりに GND に接続されていない場合、LP8866S-Q1 は無効なストリングのフォルトを通知し、可能な場合は通常動作を試みます。INVSTRING_STATUS フォルトビットが LED_FAULT_STATUS レジスタに設定され、INT ピンがトリガれます。初期化後は LEDSET 抵抗の欠落または無効なフォルトが検出されないため、LP8866S-Q1 は、初期化後に LEDSET 抵抗が欠落または無効であっても、初期化中に決定された構成で動作します。

6.3.9.3.5 I2C タイムアウト フォルト

チップが 500ms の間、STOP 信号なしで I2C コマンドを受信した場合、I2C 通信ブロックは自動的にリセットされ、次のコマンドを待ちます。I2C_ERROR_STATUS フォルトビットが LED_FAULT_STATUS レジスタに設定され、INT ピンがトリガれます。

6.3.9.4 フォルトのと保護方式の概要

表 6-9. フォルトと保護方式

フォルト名	ステータスビット	条件	フォルト割り込みトリガ	フォルト回復に移行	アクション
V _{IN} 低電圧	VINUVLO_STATUS	UVLO 電圧が 0.787V 未満に低下します。	はい	はい	デバイスはスタンバイに移行し、入力電圧がスレッショルドを超えると再起動を試みます。
V _{IN} 過電圧	VINOVP_STATUS	V _{IN} 電圧が 43V を上回っています。	はい	はい	デバイスはスタンバイに移行し、入力電圧がスレッショルドを下回るまで待機してから、再起動します。
V _{DD} 低電圧	VDDUVLO_STATUS	V _{DD} レベルが VDDUVLO スレッショルドを下回っています。	はい	いいえ	VDD レベルが VDDUVLO スレッショルドを上回ると、デバイスが再起動します。
V _{IN} 過電流	VINOCP_STATUS	R _{SENSE} の両端の電圧が 220mV を超えています。	はい	はい	デバイスはフォルト回復に移行し、フォルトが発生した後で 100ms の再起動を試みます。
チャージポンプ フォルト	CP_STATUS	チャージポンプの電圧レベルが異常です。	はい	はい	デバイスはフォルト回復に移行し、フォルトが発生した後で 100ms の再起動を試みます。
チャージポンプの部品がありません	CPCAP_STATUS	チャージポンプに部品がありません。	はい	いいえ	チャージポンプがディセーブルになるチャージポンプのフォルトが通知されます。デバイスは通常動作を維持しようとします。
昇圧同期クロック無効フォルト	BSTSNC_STATUS	有効な外部 SYNC クロックが動作している間、デバイスはイネーブルになります。その後、SYNC が停止するか、75kHz 未満の周波数に変化します。	はい	いいえ	デフォルトは、BST_FSET 抵抗で選択された内部クロック周波数です。BST_SYNC 入力が High に保持されている場合、スペクトラム拡散がイネーブルになります。BST_SYNC 入力が Low に保持されている場合、スペクトラム拡散はディスエーブルになります。
CRC エラー	CRCERR_STATUS	レジスタ、オプション、トリム ビットの工場出荷時デフォルト構成は、メモリから正しくロードされません。	はい	いいえ	可能な場合は、デバイスは正常に機能します。
昇圧 OVP が Low	BSTOVPLOW_STATUS	FB ピンの電圧は、V _{FB_OVPL} レベルを上回っています。	いいえ	いいえ	昇圧は昇圧電圧レベルが低下するまでスイッチングを停止します。デバイスは、LED ドライバが動作している通常モードのままです。
昇圧 OVP が High	BSTOVPH_STATUS	FB ピンの電圧は V _{FB_OVPH} レベルを上回る、または DISCHARGE ピンの電圧が V _{BST_OVPH} を上回ります。	はい	はい	デバイスはフォルト回復に移行し、出力電圧がスレッショルドを下回るまで待機してから、再起動します。
昇圧過電流	BSTOCP_STATUS	FB ピンの電圧は 110ms にわたって V _{UVP} レベルを下回っています。	はい	はい	デバイスはフォルト回復に移行し、フォルトが発生した後で 100ms の開始を試みます。
LEDSET 検出フォルト	LEDSET_STATUS	LEDSET 抵抗がないか無効です。	いいえ	いいえ	デフォルトは、6 チャネル / 150 構成です。
MODE 検出フォルト	MODESEL_STATUS	MODE 抵抗がないか無効です。	いいえ	いいえ	位相シフト PWM モードのデフォルトは、I2C アドレスは 0x2A です。
FSET 検出フォルト	FSET_STATUS	BST_FSET または PWM_FSET 抵抗がないか、無効な値です。	いいえ	いいえ	デバイスは、昇圧コンバータの場合は 400kHz のスイッチング周波数で、PWM 調光周波数の場合は 305Hz で動作し続けます。

表 6-9. フォルトと保護方式 (続き)

フォルト名	ステータスビット	条件	フォルト割り込みトリガ	フォルト回復に移行	アクション
ISET 抵抗フォルト	ISET_STATUS	ISET ピン抵抗が GND に短絡したため、ISET ピンの電圧は 1V 未満にプルダウンされます。	はい	いいえ	LED_CURRENT[11:0] は 0x3FF に書き込まれます。合計 LED 電流は 70mA に制限されます。
サーマル シャットダウン	TSD_STATUS	接合部温度が T_{SD} スレッショルドを上回っています。	はい	はい	デバイスはスタンバイ状態になり、ダイの温度がスレッショルドを下回ると再起動を試みます。
開路 LED ストリング	LED_STATUS OPEN_LED	1つまたは複数のチャネルのヘッドルーム電圧が最小レベルを下回り、昇圧は最大レベルに適応しています。	はい	いいえ	フォルトが発生した LED ストリングはディスエーブルになり、アダプティブ昇圧制御ループから削除されます。次の電源サイクルで、ストリングが再度イネーブルになります。
LED 内部短絡	LED_STATUS_SHORT_LED	1つ以上のチャネルのヘッドルーム電圧が 5ms 以上 SHORTED_LED_THRESHOLD を超えていますが、少なくとも 1つのチャネルのヘッドルームはまだこのスレッショルドを下回っています。	はい	いいえ	フォルトが発生した LED ストリングはディスエーブルになり、アダプティブ昇圧制御ループから削除されます。次の電源サイクルで、ストリングが再度イネーブルになります。
LED はグランドへ短絡	LED_STATUS_GND_LED	PL FET SOFT START 中、小さなテスト電流を注入したとき、1つまたは複数の使用された LED 出力の電圧は $V_{HEADROOM}$ を下回っています。 BOOST_SU および通常段では、1つまたは複数の使用された LED 出力の電圧が $V_{SHORTGND}$ を下回っています。また、対応するチャネルがオフになんでも維持され、小さなテスト電流が注入されます。	はい	はい	デバイスはフォルト回復に移行し、フォルトが発生した後で 100ms の再起動を試みます。
無効な LED ストリングが検出されました	INVSTRING_STATUS	構成された未使用的 LED 出力が GND に短絡していないことが検出されました。	はい	いいえ	可能な場合は、デバイスは正常に機能します。
I2C タイムアウト	I2C_ERROR_STATUS	デバイスは 500ms にわたって、STOP 信号なしで I2C コマンドを受信します。	はい	いいえ	デバイスは通常動作し、次の I2C コマンドを待機します。

6.4 デバイスの機能モード

6.4.1 状態遷移図




図 6-19. ステート マシンの図

6.4.2 シャットダウン

EN が Low になると、昇圧、パワーライン FET、LED 出力がオフになり、デバイスは昇圧出力の放電を 400ms の間試みます。この後、デバイスは完全にオフになります。

6.4.3 デバイスの初期化

POR が解放されると、デバイスの初期化が開始されます。この状態では、LDO が起動され、EEPROM のデフォルトおよびトリム構成がロードされ、LEDSET、MODE、BOOST_FSET、PWM_FSET 抵抗が検出されます。

6.4.4 スタンバイ モード

デバイスに I²C を使用して、スタンバイ モードからアクセスし、構成レジスタを変更できます。

フォルトが発生していない場合、スタンバイ モードは即座にパワーライン FET ソフトスタート モードに切り替わります。

6.4.5 パワーライン FET ソフトスタート

この 25ms の長い状態の間にパワーライン FET が徐々にイネーブルになります。昇圧入力および出力コンデンサは V_{IN} レベルで充電されます。OCP、OVP、UVP の V_{IN} フォルト、および LED の GND への短絡時のフォルトがイネーブルになります。

6.4.6 昇圧スタートアップ

昇圧電圧は、電流制限を減らした状態で 50ms の間、初期昇圧電圧レベルまで上昇します。これで、すべての昇圧フォルトがイネーブルになります。

6.4.7 通常モード

輝度が 0 を超えると、LED ドライバがイネーブルになります。すべての LED フォルトがアクティブになります。

6.4.8 フォルト回復

一部の重大なフォルトは、フォルト回復状態がトリガされる場合があります。LED ドライバ、昇圧コンバータ、パワーライン FET は 100ms の間ディスエーブルになり、EN がまだ高く、輝度が 0 を超えている場合、デバイスはスタンバイ モードからの再起動を試みます。

6.4.9 ラッチ フォルト

フォルトが原因ですべての LED ストリングがディスエーブルになった場合、LP8866S-Q1 は、ラッチ フォルト モードに移行します。この状態は、EN ピンを Low にすることでのみ終了できます。

6.4.10 スタートアップシーケンス




図 6-20. スタートアップ シーケンスの図


6.5 プログラミング

6.5.1 I_C 互換のインターフェイス

LP8866S-Q1 デバイスは、構成にアクセスして変更するための I_C インターフェイスをサポートしています。7 ビットのベース ペリフェラル アドレスは、6 チャネル バージョンの場合、0x2A または 0x2B。このアドレスは、MODE ピンの抵抗設定により構成できます。

I_C 書き込みトランザクションは 4 バイトで構成されています。最初のバイトには、7 ビットのペリフェラル アドレスと書き込みビットが含まれています。7 ビットのペリフェラル アドレスは LP8866S-Q1 ペリフェラル デバイスを選択します。2 番目のバイトは、8 ビットのレジスタ アドレスです。最後の 2 バイトは、16 ビットのレジスタ値です。


読み取り I²C トランザクションは 5 バイトで構成されています。最初のバイトには、7 ビットのペリフェラル アドレスと書き込みビットが含まれています。7 ビットのペリフェラル アドレスは LP8866S-Q1 ペリフェラル デバイスを選択します。2 番目のバイトは、8 ビットのレジスタ アドレスです。3 番目のバイトには、7 ビットのペリフェラル アドレスと読み込みビットが含まれています。最後の 2 バイトは、ペリフェラルから返される 16 ビットのレジスタ値です。



ここで、

- W ビット = 0

図 6-21. I²C 書き込み



ここで、

- R ビット = 1
- W ビット = 0

図 6-22. I²C 読み込み

6.5.2 プログラミング例

6.5.2.1 全般構成レジスタ

LP8866S-Q1 は、シリアル インターフェイス構成は必要ありません。EN ピンと PWM ピンを使用して単純に制御できます。デバイス構成のほとんどは、外付けの抵抗値を使用して実現されます。I²C インターフェイスが使用可能な場合は、拡張構成が可能です。表 6-10 に示すように、構成レジスタはスタンバイ状態から通常の状態に書き込むことができます。

表 6-10. 構成レジスタ

レジスタ名	機能
ADV_SLOPE_ENABLE	高度なスロープ制御 S 形状平滑化機能を有効にします。
DITHER_SELECT	追加の調光分解能を実現するため、最大 3 ビットの PWM デザリングを選択します。
SLOPE_SELECT	線形輝度スロープ制御の持続時間を選択します。
BRT_MODE	輝度を制御するために PWM ピンまたは DISPLAY_BRT レジスタを選択します。
SPREAD_RANGE	2 ビットまでの昇圧スイッチング周波数スペクトラム拡散範囲を選択します。
SPREAD_MOD_FREQ	2 ビットまでの昇圧スイッチング周波数スペクトラム拡散変調周波数を選択します。
SPREAD_PSEUDO_EN	昇圧スイッチングのスペクトラム拡散周波数で疑似ランダム変調を有効にします。

6.5.2.2 フォルト割り込みのクリア

LP8866S-Q1 には、フォルトが発生したときにホストに警告する INT ピンがあります。I²C インターフェイスが利用可能な場合、割り込みフォルトステータス レジスタを読み戻すことで、どのフォルトが検出されたかを確認できます。これらのステータス ビットは、SUPPLY_STATUS、BOOST_STATUS、LED_STATUS レジスタにあります。各割り込みのステータスには、STATUS ビットと CLEAR ビットがあります。フォルト割り込みステータスをクリアするには、STATUS ビットと CLEAR ビットの両方に同時に 1 を書き込む必要があります。

6.5.2.3 フォルト割り込みのディスエーブル

デフォルトでは、LP8866S-Q1 のフォルトのほとんどが INT ピンをトリガします。各フォルトには 2 つの INT_EN ビットがあります。これらのビットは、SUPPLY_INT_EN、BOOST_INT_EN、LED_INT_EN レジスタにあります。INT_EN ビットが読み出され、2b'10 を返すと、そのフォルトが発生すると INT ピンがトリガされます。フォルト割り込みは、INT_EN ビットに 2b'01 を書き込むことでディスエーブルにするか、INT_EN ビットに 2b'11 を書き込むことでイネーブルにすることができます。また、フォルトによって INT ピンがトリガされるのを防ぐためにディスエーブルにできる GLOBAL フォルト割り込みもあります。

6.5.2.4 診断レジスタ

LP8866S-Q1 には、デバッグまたは追加のデバイス情報のためにシリアル インターフェイスで読み取ることができる複数の診断レジスタが含まれています。表 6-11 に、使用可能なレジスタの概要を示します。

表 6-11. 診断レジスタ

レジスタ名	機能
FSM_LIVE_STATUS	機能ステートマシンの現在の状態
PWM_INPUT_STATUS	PWM ピン入力の測定された 16 ビット デューティ サイクル
LED_PWM_STATUS	ステートマシンからの 16 ビット LED PWM デューティ サイクル
LED_CURRENT_STATUS	ステートマシンからの 12 ビット LED 電流 DAC 値
VBOOST_STATUS	アダプティブ昇圧電圧目標の 10 ビット値 — 値は VBOOST_MIN と VBOOST_MAX 計算の間で線形です
MODE_SEL_CFG	MODE 検出による調光モード構成
LED_STRING_CFG	LEDSET 検出による LED ストリング位相構成
BOOST_FREQ_SEL	BST_FSET 検出による昇圧スイッチング周波数の値
PWM_FREQ_SEL	PWM_FSET 検出による LED PWM 周波数値

7 レジスタ マップ

7.1 FullMap レジスタ

表 7-1 に、FullMap レジスタのメモリ マップト レジスタを示します。表 7-1 にないレジスタ オフセット アドレスはすべて予約済みと見なして、レジスタの内容は変更しないでください。

表 7-1. FULLMAP レジスタ

オフセット	略称	レジスタ名	セクション
00h	BRT_CONTROL	ディスプレイの輝度	表示
02h	LED_CURR_CONFIG	LED 電流	表示
04h	USER_CONFIG1	ユーザー設定 1	表示
06h	USER_CONFIG2	ユーザー設定 2	表示
08h	SUPPLY_INT_EN	電源割り込みイネーブル	表示
0Ah	BOOST_INT_EN	昇圧割り込みイネーブル	表示
0Ch	LED_INT_EN	LED 割り込みイネーブル	表示
0Eh	SUPPLY_STATUS	電源のフォルトステータス	表示
10h	BOOST_STATUS	昇圧のフォルトステータス	表示
12h	LED_STATUS	LED のフォルトステータス	表示
14h	FSM_DIAGNOSTICS	デバイス状態診断	表示
16h	PWM_INPUT_DIAGNOSTICS	PWM 入力診断	表示
18h	PWM_OUTPUT_DIAGNOSTICS	PWM 出力診断	表示
1Ah	LED_CURR_DIAGNOSTICS	LED 電流診断	表示
1Ch	ADAPT_BOOST_DIAGNOSTICS	アダプティブ昇圧診断	表示
1Eh	AUTO_DETECT_DIAGNOSTICS	自動検出診断	表示

表の小さなセルに収まるように、複雑なビット アクセス タイプを記号で表記しています。表 7-2 に、このセクションでアクセス タイプに使用しているコードを示します。

表 7-2. FullMap アクセス タイプ コード

アクセス タイプ	コード	説明
読み取りタイプ		
R	R	読み出し
書き込みタイプ		
W	W	書き込み
リセットまたはデフォルト値		
-n		リセット後の値またはデフォルト値

7.1.1 BRT_CONTROL レジスタ (オフセット = 00h) [リセット = 0h]

図 7-1 に BRT_CONTROL を示し、表 7-3 でその説明を示します。

概略表に戻ります。

図 7-1. BRT_CONTROL レジスタ

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DISPLAY_BRT															
R/W-0h															

表 7-3. BRT_CONTROL レジスタ フィールドの説明

ピット	フィールド	タイプ	リセット	説明
15-0	DISPLAY_BRT	R/W	0h	ディスプレイ輝度レジスタ

7.1.2 LED_CURR_CONFIG レジスタ (オフセット = 02h) [リセット = 0FFFh]

図 7-2 に LED_CURR_CONFIG を示し、表 7-4 でその説明を示します。

概略表に戻ります。

図 7-2. LED_CURR_CONFIG レジスタ

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
予約済み	LED_CURRENT														
R/W-0h	R/W-FFFh														

表 7-4. LED_CURR_CONFIG レジスタ フィールドの説明

ピット	フィールド	タイプ	リセット	説明
15-12	予約済み	R/W	0h	これらのビットは予約済みです。
11-0	LED_CURRENT	R/W	FFFh	すべての LED 出力に対する LED 電流制御

7.1.3 USER_CONFIG1 レジスタ (オフセット = 04h) [リセット = 8A3h]

図 7-3 に、USER_CONFIG1 を示し、表 7-5 に、その説明を示します。

概略表に戻ります。

図 7-3. GROUPING1 レジスタ

15	14	13	12	11	10	9	8
予約済み	SPREAD_PSEUDO_EN	SPREAD_MOD_FREQ			SPREAD_RANGE	BRT_MODE	
R/W-0h	R/W-0h	R/W-0h			R/W-2h	R/W-0h	
7	6	5	4	3	2	1	0
SLOPE_SELECT			DITHER_SELECT			ADV_SLOPE_ENABLE	予約済み
R/W-5h					R/W-0h	R/W-1h	R/W-1h

表 7-5. USER_CONFIG1 レジスタのフィールドの説明

ピット	フィールド	タイプ	リセット	説明
15	予約済み	R/W	0h	このビットは予約済みです。
14	SPREAD_PSEUDO_EN	R/W	0h	0h = 疑似ランダム SS ディスエーブル 1h = 疑似ランダム SS イネーブル
13-12	SPREAD_MOD_FREQ	R/W	0h	昇圧スペクトラム拡散変調周波数 0h = 200Hz 1h = 500Hz 2h = 800Hz 3h = 1.2kHz
11-10	SPREAD_RANGE	R/W	2h	OSC_BST スペクトラム拡散範囲 0h = 3.3% 1h = 4.3% 2h = 5.3% 3h = 7.2%

表 7-5. USER_CONFIG1 レジスタのフィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	説明
9-8	BRT_MODE	R/W	0h	輝度制御用に PWM ピンまたは DISPLAY_BRT レジスタを選択します 0h = PWM 入力による輝度制御 1h = 予約済み 2h = DISPLAY_BRT レジスタによる輝度制御 3h = 予約済み
7-5	SLOPE_SELECT	R/W	5h	線形輝度スロープ制御の持続時間を選択します 0h=ディセーブル 1h = 1ms 2h = 2ms 3h = 50ms 4h = 100ms 5h = 200ms 6h = 300ms 7h = 500ms 時間は線形勾配モードの場合です。高度なスロープ制御により持続時間が長くなり、輝度遷移への平滑化がさらに行われます。1ms および 2ms のスロープ時間は、線形モードでのみ使用することを意図しています。 50ms ~ 500ms のスロープ制御時間は、高度なスロープ制御機能の有無にかかわらず使用できます。
4-2	DITHER_SELECT	R/W	0h	ディザリング モードの選択 0h = ディザリング無効 1h = 1 ビット ディザリング 2h = 2 ビット ディザリング 3h = 3 ビット ディザリング 4h = 4 ビット ディザリング
1	ADV_SLOPE_ENABLE	R/W	1h	0h = 線形スロープ制御 1h = 高度なスロープ制御
0	予約済み	R/W	1h	このビットは予約済みです。

7.1.4 USER_CONFIG2 レジスタ (オフセット = 06h) [リセット = 100h]

図 7-4 に、USER_CONFIG2 を示し、表 7-6 に、その説明を示します。

概略表に戻ります。

図 7-4. USER_CONFIG2 レジスタ

15	14	13	12	11	10	9	8
予約済み							EN_LED_GND_DETECT
R/W-0h							R/W-1h
7	6	5	4	3	2	1	0
予約済み	LED6_SHORT_DISABLE	LED5_SHORT_DISABLE	LED4_SHORT_DISABLE	LED3_SHORT_DISABLE	LED2_SHORT_DISABLE	LED1_SHORT_DISABLE	
R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h

表 7-6. USER_CONFIG2 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-9	予約済み	R/W	0h	これらのビットは予約済みです。

表 7-6. USER_CONFIG2 レジスタのフィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	説明
8	EN_LED_GND_DETECT	R/W	1h	Boost_SS および通常段中の LED のグランドへの短絡の検出を有効にします。 0h = 無効化 1h = イネーブル
7-6	予約済み	R/W	0h	通常動作の場合、これらのビットは 0 を書き込む必要があります。
5	LED6_SHORT_DISABLE	R/W	0h	LED string6 の内部短絡フォルトを無効にします。 0h = イネーブル 1h = 無効化
4	LED5_SHORT_DISABLE	R/W	0h	LED string5 の内部短絡フォルトを無効にします。 0h = イネーブル 1h = 無効化
3	LED4_SHORT_DISABLE	R/W	0h	LED string4 の内部短絡フォルトを無効にします。 0h = イネーブル 1h = 無効化
2	LED3_SHORT_DISABLE	R/W	0h	LED string3 の内部短絡フォルトを無効にします。 0h = イネーブル 1h = 無効化
1	LED2_SHORT_DISABLE	R/W	0h	LED string2 の内部短絡フォルトを無効にします。 0h = イネーブル 1h = 無効化
0	LED1_SHORT_DISABLE	R/W	0h	LED string1 の内部短絡フォルトを無効にします。 0h = イネーブル 1h = 無効化

7.1.5 SUPPLY_INT_EN レジスタ (オフセット = 08h) [リセット = 2AAAh]

図 7-5 に SUPPLY_INT_EN を示し、表 7-7 でその説明を示します。

概略表に戻ります。

図 7-5. SUPPLY_INT_EN レジスタ

15	14	13	12	11	10	9	8
予約済み	BSTSNC_INT_EN		CP_INT_EN		CPCAP_INT_EN		
R/W-0h	R/W-2h		R/W-2h		R/W-2h		
7	6	5	4	3	2	1	0
VINOCP_INT_EN		VDDUVLO_INT_EN		VINOVP_INT_EN		VINUVLO_INT_EN	
R/W-2h		R/W-2h		R/W-2h		R/W-2h	

表 7-7. SUPPLY_INT_EN レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-14	予約済み	R/W	0h	これらのビットは予約済みです。

表 7-7. SUPPLY_INT_EN レジスタ フィールドの説明 (続き)

ピット	フィールド	タイプ	リセット	説明
13-12	BSTSYNC_INT_EN	R/W	2h	昇圧同期欠落割り込みイネーブル 読み出し: 0h = 割り込みは現在無効化されています 2h = 割り込みは現在有効化されています 書き込み: 1h = 割り込みを無効化 3h = 割り込みを有効化
11-10	CP_INT_EN	R/W	2h	チャージポンプ割り込みイネーブル 読み出し: 0h = 割り込みは現在無効化されています 2h = 割り込みは現在有効化されています 書き込み: 1h = 割り込みを無効化 3h = 割り込みを有効化
9-8	CPCAP_INT_EN	R/W	2h	チャージポンプコンデンサ欠落割り込みイネーブル 読み出し: 0h = 割り込みは現在無効化されています 2h = 割り込みは現在有効化されています 書き込み: 1h = 割り込みを無効化 3h = 割り込みを有効化
7-6	VINOCP_INT_EN	R/W	2h	V_{IN} 過電流割り込みイネーブル 読み出し: 0h = 割り込みは現在無効化されています 2h = 割り込みは現在有効化されています 書き込み: 1h = 割り込みを無効化 3h = 割り込みを有効化
5-4	VDDUVLO_INT_EN	R/W	2h	V_{DD} 低電圧割り込みイネーブル 読み出し: 0h = 割り込みは現在無効化されています 2h = 割り込みは現在有効化されています 書き込み: 1h = 割り込みを無効化 3h = 割り込みを有効化
3-2	VINOVP_INT_EN	R/W	2h	V_{IN} 過電圧割り込みイネーブル 読み出し: 0h = 割り込みは現在無効化されています 2h = 割り込みは現在有効化されています 書き込み: 1h = 割り込みを無効化 3h = 割り込みを有効化

表 7-7. SUPPLY_INT_EN レジスタ フィールドの説明 (続き)

ピット	フィールド	タイプ	リセット	説明
1-0	VINUVLO_INT_EN	R/W	2h	V_{IN} 低電圧割り込みイネーブル 読み出し: 0h = 割り込みは現在無効化されています 2h = 割り込みは現在有効化されています 書き込み: 1h = 割り込みを無効化 3h = 割り込みを有効化

7.1.6 BOOST_INT_EN レジスタ (オフセット = 0Ah) [リセット = A028h]

図 7-6 に BOOST_INT_EN を示し、表 7-8 でその説明を示します。

概略表に戻ります。

図 7-6. BOOST_INT_EN レジスタ

15	14	13	12	11	10	9	8
TSD_INT_EN		ISET_INT_EN		LEDSET_INT_EN		MODE_INT_EN	
R/W-2h		R/W-2h		R/W-2h		R/W-2h	
7	6	5	4	3	2	1	0
FSET_INT_EN		BSTOCP_INT_EN		BSTOVPH_INT_EN		予約済み	
R/W-2h		R/W-2h		R/W-2h		R/W-0h	

表 7-8. BOOST_INT_EN レジスタ フィールドの説明

ピット	フィールド	タイプ	リセット	説明
15-14	TSD_INT_EN	R/W	2h	サーマル シャットダウン割り込みイネーブル 読み出し: 0h = 割り込みは現在無効化されています 2h = 割り込みは現在有効化されています 書き込み: 1h = 割り込みを無効化 3h = 割り込みを有効化
13-12	ISET_INT_EN	R/W	2h	ISET 抵抗のグランドへの短絡割り込みイネーブル 読み出し: 0h = 割り込みは現在無効化されています 2h = 割り込みは現在有効化されています 書き込み: 1h = 割り込みを無効化 3h = 割り込みを有効化
11-10	LEDSET_INT_EN	R/W	0h	LEDSET 抵抗欠落割り込み有効化 読み出し: 0h = 割り込みは現在無効化されています 2h = 割り込みは現在有効化されています 書き込み: 1h = 割り込みを無効化 3h = 割り込みを有効化

表 7-8. BOOST_INT_EN レジスタ フィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	説明
9-8	MODE_INT_EN	R/W	0h	MODE 抵抗欠落割り込み有効化 読み出し: 0h = 割り込みは現在無効化されています 2h = 割り込みは現在有効化されています 書き込み: 1h = 割り込みを無効化 3h = 割り込みを有効化
7-6	FSET_INT_EN	R/W	0h	FSET 抵抗欠落割り込み有効化 読み出し: 0h = 割り込みは現在無効化されています 2h = 割り込みは現在有効化されています 書き込み: 1h = 割り込みを無効化 3h = 割り込みを有効化
5-4	BSTOCP_INT_EN	R/W	2h	昇圧過電流割り込みイネーブル 読み出し: 0h = 割り込みは現在無効化されています 2h = 割り込みは現在有効化されています 書き込み: 1h = 割り込みを無効化 3h = 割り込みを有効化
3-2	BSTOVPH_INT_EN	R/W	2h	昇圧過電圧 High 割り込みイネーブル 読み出し: 0h = 割り込みは現在無効化されています 2h = 割り込みは現在有効化されています 書き込み: 1h = 割り込みを無効化 3h = 割り込みを有効化
1-0	予約済み	R/W	0h	これらのビットは予約済みです。

7.1.7 LED_INT_EN レジスタ (オフセット = 0Ch) [リセット = AAh]

図 7-7 に LED_INT_EN を示し、表 7-9 でその説明を示します。

概略表に戻ります。

図 7-7. LED_INT_EN レジスタ

15	14	13	12	11	10	9	8
予約済み							
R/W-0h							
7	6	5	4	3	2	1	0
GLOBAL_INT_EN		I2C_ERROR_INT_EN		INVSTRING_INT_EN		VINUVP_INT_EN	
R/W-2h		R/W-2h		R/W-2h		R/W-2h	

表 7-9. LED_INT_EN レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-8	予約済み	R/W	0h	これらのビットは予約済みです。

表 7-9. LED_INT_EN レジスタ フィールドの説明 (続き)

ピット	フィールド	タイプ	リセット	説明
7-6	GLOBAL_INT_EN	R/W	2h	グローバル割り込みイネーブル 読み出し: 0h = 割り込みは現在無効化されています 2h = 割り込みは現在有効化されています 書き込み: 1h = 割り込みを無効化 3h = 割り込みを有効化
5-4	I2C_ERROR_INT_EN	R/W	2h	I2C タイム アウト割り込みイネーブル 読み出し: 0h = 割り込みは現在無効化されています 2h = 割り込みは現在有効化されています 書き込み: 1h = 割り込みを無効化 3h = 割り込みを有効化
3-2	INVSTRING_INT_EN	R/W	2h	無効な LED ストリング構成割り込みイネーブル 読み出し: 0h = 割り込みは現在無効化されています 2h = 割り込みは現在有効化されています 書き込み: 1h = 割り込みを無効化 3h = 割り込みを有効化
1-0	LED_INT_EN	R/W	2h	LED の開路 / 内部短絡 / GND への短絡割り込みイネーブル 読み出し: 0h = 割り込みは現在無効化されています 2h = 割り込みは現在有効化されています 書き込み: 1h = 割り込みを無効化 3h = 割り込みを有効化

7.1.8 SUPPLY_STATUS レジスタ (オフセット = 0Eh) [リセット = 0h]

図 7-8 に SUPPLY_STATUS を示し、表 7-10 でその説明を示します。

概略表に戻ります。

図 7-8. SUPPLY_STATUS レジスタ

15	14	13	12	11	10	9	8
CRCERR_STAT US	CRCERR_CLE AR	BSTSYNC_STA TUS	BSTSYNC_CLE AR	CP_STATUS	CP_CLEAR	CPCAP_STATU S	CPCAP_CLEA R
R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h
7	6	5	4	3	2	1	0
VINOCP_STAT US	VINOCP_CLEA R	VDDUVLO_ST ATUS	VDDUVLO_CL EAR	VINOVP_STAT US	VINOVP_CLEA R	VINUVLO_STA TUS	VINUVLO_CLE AR
R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h

表 7-10. SUPPLY_STATUS レジスタ フィールドの説明

ピット	フィールド	タイプ	リセット	説明
15	CRCERR_STATUS	R/W	0h	CRC エラー フォルト ステータス 0h = 故障なし 1h = 故障
14	CRCERR_CLEAR	R/W	0h	CRC エラー フォルト クリア 割り込みレジスタのステータスと割り込みピンのステータスをクリアするには、ステータス ピットとクリア ピットの両方に同時に「1」を書き込みます
13	BSTSYNC_STATUS	R/W	0h	昇圧同期欠落 フォルト ステータス 0h = 故障なし 1h = 故障
12	BSTSYNC_CLEAR	R/W	0h	昇圧同期欠落 フォルト クリア 割り込みレジスタのステータスと割り込みピンのステータスをクリアするには、ステータス ピットとクリア ピットの両方に同時に「1」を書き込みます
11	CP_STATUS	R/W	0h	チャージ ポンプ フォルト ステータス 0h = 故障なし 1h = 故障
10	CP_CLEAR	R/W	0h	チャージ ポンプ フォルト クリア 割り込みレジスタのステータスと割り込みピンのステータスをクリアするには、ステータス ピットとクリア ピットの両方に同時に「1」を書き込みます
9	CPCAP_STATUS	R/W	0h	チャージ ポンプ 欠落 フォルト ステータス 0h = 故障なし 1h = 故障
8	CPCAP_CLEAR	R/W	0h	チャージ ポンプ 欠落 フォルト クリア 割り込みレジスタのステータスと割り込みピンのステータスをクリアするには、ステータス ピットとクリア ピットの両方に同時に「1」を書き込みます
7	VINOCP_STATUS	R/W	0h	V_{IN} 過電流 フォルト ステータス 0h = 故障なし 1h = 故障
6	VINOCP_CLEAR	R/W	0h	V_{IN} 過電流 フォルト クリア 割り込みレジスタのステータスと割り込みピンのステータスをクリアするには、ステータス ピットとクリア ピットの両方に同時に「1」を書き込みます
5	VDDUVLO_STATUS	R/W	0h	V_{DD} 低電圧 フォルト ステータス 0h = 故障なし 1h = 故障
4	VDDUVLO_CLEAR	R/W	0h	V_{DD} 低電圧 フォルト クリア 割り込みレジスタのステータスと割り込みピンのステータスをクリアするには、ステータス ピットとクリア ピットの両方に同時に「1」を書き込みます
3	VINOVP_STATUS	R/W	0h	V_{IN} 過電圧 フォルト ステータス 0h = 故障なし 1h = 故障
2	VINOVP_CLEAR	R/W	0h	V_{IN} 過電圧 フォルト クリア 割り込みレジスタのステータスと割り込みピンのステータスをクリアするには、ステータス ピットとクリア ピットの両方に同時に「1」を書き込みます

表 7-10. SUPPLY_STATUS レジスタ フィールドの説明 (続き)

ピット	フィールド	タイプ	リセット	説明
1	VINUVLO_STATUS	R/W	0h	V_{IN} 低電圧フォルト ステータス 0h = 故障なし 1h = 故障
0	VINUVLO_CLEAR	R/W	0h	V_{IN} 低電圧フォルト クリア 割り込みレジスタのステータスと割り込みピンのステータスをクリアするには、ステータス ピットとクリア ピットの両方に同時に「1」を書き込みます

7.1.9 BOOST_STATUS レジスタ (オフセット = 10h) [リセット = 0h]

図 7-9 に BOOST_STATUS を示し、表 7-11 でその説明を示します。

概略表に戻ります。

図 7-9. BOOST_STATUS レジスタ

15	14	13	12	11	10	9	8
TSD_STATUS	TSD_CLEAR	ISET_STATUS	ISET_CLEAR	LEDSET_STAT US	LEDSET_CLEA R	MODESEL_ST ATUS	MODESEL_CL EAR
R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h
7	6	5	4	3	2	1	0
FSET_STATUS	FSET_CLEAR	BSTOCP_STAT US	BSTOCP_CLE AR	BSTOVPH_STA TUS	BSTOVPH_CL EAR	BSTOVPL_STA TUS	BSTOVPL_CLE AR
R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h

表 7-11. BOOST_STATUS レジスタ フィールドの説明

ピット	フィールド	タイプ	リセット	説明
15	TSD_STATUS	R/W	0h	サーマル シャットダウン フォルト ステータス 0h = 故障なし 1h = 故障
14	TSD_CLEAR	R/W	0h	サーマル シャットダウン フォルト クリア 割り込みレジスタのステータスと割り込みピンのステータスをクリアするには、ステータス ピットとクリア ピットの両方に同時に「1」を書き込みます
13	ISET_STATUS	R/W	0h	ISET 抵抗のグランドへの短絡フォルト ステータス 0h = 故障なし 1h = 故障
12	ISET_CLEAR	R/W	0h	ISET 抵抗のグランドへの短絡フォルト クリア 割り込みレジスタのステータスと割り込みピンのステータスをクリアするには、ステータス ピットとクリア ピットの両方に同時に「1」を書き込みます
11	LEDSET_STATUS	R/W	0h	LED 抵抗欠落フォルト ステータス 0h = 故障なし 1h = 故障
10	LEDSET_CLEAR	R/W	0h	LED 抵抗欠落フォルト クリア 割り込みレジスタのステータスと割り込みピンのステータスをクリアするには、ステータス ピットとクリア ピットの両方に同時に「1」を書き込みます
9	MODESEL_STATUS	R/W	0h	MODE SEL 抵抗欠落フォルト ステータス 0h = 故障なし 1h = 故障

表 7-11. BOOST_STATUS レジスタ フィールドの説明 (続き)

ピット	フィールド	タイプ	リセット	説明
8	MODESEL_CLEAR	R/W	0h	MODE SEL 抵抗欠落フォルトクリア 割り込みレジスタのステータスと割り込みピンのステータスをクリアするには、ステータスビットとクリアビットの両方に同時に「1」を書き込みます
7	FSET_STATUS	R/W	0h	昇圧 FSET 抵抗欠落フォルトステータス 0h = 故障なし 1h = 故障
6	FSET_CLEAR	R/W	0h	昇圧 FSET 抵抗欠落フォルトクリア 割り込みレジスタのステータスと割り込みピンのステータスをクリアするには、ステータスビットとクリアビットの両方に同時に「1」を書き込みます
5	BSTOCP_STATUS	R/W	0h	昇圧過電流フォルトステータス 0h = 故障なし 1h = 故障
4	BSTOCP_CLEAR	R/W	0h	昇圧過電流フォルトクリア 割り込みレジスタのステータスと割り込みピンのステータスをクリアするには、ステータスビットとクリアビットの両方に同時に「1」を書き込みます
3	BSTOVPH_STATUS	R/W	0h	昇圧 OVP High フォルトステータス 0h = 故障なし 1h = 故障
2	BSTOVPH_CLEAR	R/W	0h	昇圧 OVP High フォルトクリア 割り込みレジスタのステータスと割り込みピンのステータスをクリアするには、ステータスビットとクリアビットの両方に同時に「1」を書き込みます
1	BSTOVPL_STATUS	R/W	0h	昇圧 OVP Low フォルトステータス 0h = 故障なし 1h = 故障
0	BSTOVPL_CLEAR	R/W	0h	昇圧 OVP Low フォルトクリア 割り込みレジスタのステータスをクリアするには、ステータスビットとクリアビットの両方に同時に「1」を書き込みます

7.1.10 LED_STATUS レジスタ (オフセット = 12h) [リセット = 0h]

図 7-10 に LED_STATUS を示し、表 7-12 でその説明を示します。

概略表に戻ります。

図 7-10. LED_STATUS レジスタ

15	14	13	12	11	10	9	8
予約済み	I2C_ERROR_STATUS	I2C_ERROR_CLEAR	INVSTRING_STATUS	INVSTRING_CLEAR	LED_STATUS	LED_CLEAR	GND_LED
R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R/W-0h	R-0h
7	6	5	4	3	2	1	0
SHORT_LED	OPEN_LED	LED6_FAULT	LED5_FAULT	LED4_FAULT	LED3_FAULT	LED2_FAULT	LED1_FAULT
R-0h	R-0h	R-0h	R-0h	R-0h	R-0h	R-0h	R-0h

表 7-12. LED_STATUS レジスタ フィールドの説明

ピット	フィールド	タイプ	リセット	説明
15	予約済み	R/W	0h	このピットは予約済みです

表 7-12. LED_STATUS レジスタ フィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	説明
14	I2C_ERROR_STATUS	R/W	0h	I2C タイム アウト フォルト ステータス 0h = 故障なし 1h = 故障
13	I2C_ERROR_CLEAR	R/W	0h	I2C タイム アウト フォルト クリア 割り込みレジスタのステータスと割り込みピンのステータスをクリアするには、ステータス ビットとクリア ビットの両方に同時に「1」を書き込みます
12	INVSTRING_STATUS	R/W	0h	無効なストリング構成 フォルト ステータス 0h = 故障なし 1h = 故障
11	INVSTRING_CLEAR	R/W	0h	無効なストリング構成 フォルト クリア 割り込みレジスタのステータスと割り込みピンのステータスをクリアするには、ステータス ビットとクリア ビットの両方に同時に「1」を書き込みます
10	LED_STATUS	R/W	0h	LED の開路 / 内部短絡 / GND への短絡 フォルト ステータス 0h = 故障なし 1h = 故障
9	LED_CLEAR	R/W	0h	LED の開路 / 内部短絡 / GND への短絡 フォルト クリア 割り込みレジスタのステータスと割り込みピンのステータスをクリアするには、ステータス ビットとクリア ビットの両方に同時に「1」を書き込みます
8	GND_LED	R	0h	LED の GND への短絡 フォルト ステータス 0h = 故障なし 1h = 故障
7	SHORT_LED	R	0h	LED 内部短絡 ステータス 0h = 故障なし 1h = 故障
6	OPEN_LED	R	0h	LED 開路 フォルト ステータス 0h = 故障なし 1h = 故障
5	LED6_FAULT	R	0h	LED 6 ステータス 0h = 故障なし 1h = 故障
4	LED5_FAULT	R	0h	LED 5 ステータス 0h = 故障なし 1h = 故障
3	LED4_FAULT	R	0h	LED 4 ステータス 0h = 故障なし 1h = 故障
2	LED3_FAULT	R	0h	LED 3 ステータス 0h = 故障なし 1h = 故障
1	LED2_FAULT	R	0h	LED 2 ステータス 0h = 故障なし 1h = 故障

表 7-12. LED_STATUS レジスタ フィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	説明
0	LED1_FAULT	R	0h	LED 1 ステータス 0h = 故障なし 1h = 故障

7.1.11 FSM_DIAGNOSTICS レジスタ (オフセット = 14h) [リセット = 0h]

図 7-11 に FSM_DIAGNOSTICS を示し、表 7-13 でその説明を示します。

概略表に戻ります。

図 7-11. FSM_DIAGNOSTICS レジスタ

15	14	13	12	11	10	9	8
予約済み							
R-0h							
7	6	5	4	3	2	1	0
予約済み		FSM_LIVE_STATUS				R-0h	

表 7-13. FSM_DIAGNOSTICS レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-5	予約済み	R	0h	これらのビットは予約済みです
4-0	FSM_LIVE_STATUS	R	0h	機能ステートマシンの現在の状態 0h = ディセーブル 1h = LDO_STARTUP 2h = OTP_READ 3h = スタンバイ 4h ~ Fh = BOOST_STARTUP 10h = NORMAL 11h = SHUTDOWN 12h = FAULT_RECOVERY 13h = ALL_LED_FAULT

7.1.12 PWM_INPUT_DIAGNOSTICS レジスタ (オフセット = 16h) [リセット = 0h]

図 7-12 に PWM_INPUT_DIAGNOSTICS を示し、表 7-14 でその説明を示します。

概略表に戻ります。

図 7-12. PWM_INPUT_DIAGNOSTICS レジスタ

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PWM_INPUT_STATUS															
R-0h															

表 7-14. PWM_INPUT_DIAGNOSTICS レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-0	PWM_INPUT_STATUS	R	0h	PWM 入力信号の検出されたデューティサイクルの 16 ビット値。

7.1.13 PWM_OUTPUT_DIAGNOSTICS レジスタ (オフセット = 18h) [リセット = 0h]

図 7-13 に PWM_OUTPUT_DIAGNOSTICS を示し、表 7-15 でその説明を示します。

概略表に戻ります。

図 7-13. PWM_OUTPUT_DIAGNOSTICS レジスタ

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PWM_OUTPUT_STATUS															
R-0h															

表 7-15. PWM_OUTPUT_DIAGNOSTICS レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-0	PWM_OUTPUT_STATUS	R	0h	PWM 出力信号の設定されたデューティサイクルの 16 ビット値。

7.1.14 LED_CURR_DIAGNOSTICS レジスタ (オフセット = 1Ah) [リセット = 0h]

図 7-14 に LED_CURR_DIAGNOSTICS を示し、表 7-16 でその説明を示します。

概略表に戻ります。

図 7-14. LED_CURR_DIAGNOSTICS レジスタ

15	14	13	12	11	10	9	8
予約済み				LED_CURRENT_STATUS			
R-0h				R-0h			
7	6	5	4	3	2	1	0
LED_CURRENT_STATUS				R-0h			

表 7-16. LED_CURR_DIAGNOSTICS レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-12	予約済み	R	0h	これらのビットは予約済みです。
11-0	LED_CURRENT_STATUS	R	0h	輝度パスが OUT1-6 出力に駆動している 12 ビット電流 DAC コード。

7.1.15 ADAPT_BOOST_DIAGNOSTICS レジスタ (オフセット = 1Ch) [リセット = 0h]

図 7-15 に ADAPT_BOOST_DIAGNOSTICS を示し、表 7-17 でその説明を示します。

概略表に戻ります。

図 7-15. ADAPT_BOOST_DIAGNOSTICS レジスタ

15	14	13	12	11	10	9	8
予約済み				VBOOST_STATUS			
R-0h				R-0h			
7	6	5	4	3	2	1	0
VBOOST_STATUS				R-0h			

表 7-17. ADAPT_BOOST_DIAGNOSTICS レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-11	予約済み	R	0h	これらのビットは予約済みです。

表 7-17. ADAPT_BOOST_DIAGNOSTICS レジスタ フィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	説明
10-0	VBOOST_STATUS	R	0h	アダプティブ電圧制御ループがアナログ昇圧ブロックに送信する 11 ビット昇圧電圧コード。 2 抵抗方式では、昇圧出力電圧 = $((1+R1/R2) * 1.21V) + (R1 * 18.9nA * VBOOST_STATUS)$

7.1.16 AUTO_DETECT_DIAGNOSTICS レジスタ (オフセット = 1Eh) [リセット = 0h]

図 7-16 に AUTO_DETECT_DIAGNOSTICS を示し、表 7-18 でその説明を示します。

概略表に戻ります。

図 7-16. AUTO_DETECT_DIAGNOSTICS レジスタ

15	14	13	12	11	10	9	8
予約済み	AUTO_PWM_FREQ_SEL			予約済み	AUTO_LED_STRING_CFG		
R-0h	R-0h			R-0h	R-0h		
7	6	5	4	3	2	1	0
予約済み	AUTO_BOOST_FREQ_SEL			MODE_SEL			
R-0h	R-0h			R-0h			

表 7-18. AUTO_DETECT_DIAGNOSTICS レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	説明
15	予約済み	R	0h	このビットは予約済みです
14-12	AUTO_PWM_FREQ_SEL	R	0h	PWM_SEL 抵抗検出による LED PWM 周波数値 0h = 152Hz 1h = 305Hz 2h = 610Hz 3h = 1221Hz 4h = 2441Hz 5h = 4883Hz 6h = 9766Hz 7h = 19531Hz
11	予約済み	R	0h	このビットは予約済みです
10-8	AUTO_LED_STRING_CFG	R	0h	LED_SET 抵抗検出からの LED ストリング構成 0h = 6 個の個別ストリング 1h = 5 個の個別ストリング 2h = 4 個の個別ストリング 3h = 3 個の個別ストリング 4h = 2 個の個別ストリング 5h = 3 つのストリングを駆動するために 3 つのグループに接続された 6 チャネル出力 6h = 2 つのストリングを駆動するために 2 つのグループに接続された 6 チャネル出力 7h = 6 チャネル出力を互いに接続して 1 つのストリングを駆動
7-6	予約済み	R	0h	これらのビットは予約済みです

表 7-18. AUTO_DETECT_DIAGNOSTICS レジスタ フィールドの説明 (続き)

ピット	フィールド	タイプ	リセット	説明
5-3	AUTO_BOOST_FREQ_SEL	R	0h	PWM_FSET 抵抗検出による昇圧スイッチング周波数の値 0h = 100kHz 1h = 200kHz 2h = 303kHz 3h = 400kHz 4h = 500kHz 5h = 1818kHz 6h = 2000kHz 7h = 2222kHz
2-0	MODE_SEL	R	0h	MODE 検出からの LED 調光 MODE 値 0h = PWM モード、I2C アドレス 0x2B 1h = 12.5% ハイブリッド調光モード、I2C アドレス 0x2B 2h = 定電流モード、I2C アドレス 0x2B 3h = ダイレクト PWM、I2C アドレス 0x2B 4h = PWM モード、I2C アドレス 0x2A 5h = 12.5% ハイブリッド調光モード、I2C アドレス 0x2A 6h = 定電流モード、I2C アドレス 0x2A 7h = ダイレクト PWM、I2C アドレス 0x2A

8 アプリケーションと実装

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

8.1 使用上の注意

LP8866S-Q1 デバイスは車載アプリケーション向けに設計されており、入力電圧 V_{IN} は車両のバッテリに接続するように設計されています。入力電圧に応じて、このデバイスを昇圧モードまたは SEPIC モードで使用できます。このデバイスは VDD ピンから内部的に電源を供給され、電圧は 2.7V ~ 5.5V の範囲である必要があります。このデバイスは、外付け部品または I²C インターフェイスを介した柔軟な構成が可能です。VDD の電圧が、外部 nMOSFET ゲートを駆動するのに十分でない場合、ゲートドライバ (GD ピン) に電力を供給するために内部チャージポンプを使用する必要があります。

8.2 代表的なアプリケーション

8.2.1 ディスプレイバックライト向けフル機能アプリケーション

図 8-1 に、昇圧トポロジにおける LP8866S-Q1 デバイスの完全なアプリケーションを示します。表示モードで 6 つの LED ストリングをサポートし、それぞれが 150mA で動作する場合、60° の位相シフトを自動的に行います。I²C 通信を介した LED 調光方式では、輝度制御レジスタを使用します。スペクトラム拡散により 400kHz の昇圧スイッチング周波数でチャージポンプが有効になります。




図 8-1. ディスプレイ バックライト向けフル機能アプリケーション

8.2.1.1 設計要件

この標準的な LED ドライバ アプリケーションは、表 8-1 に示すパラメータを満たすように設計されています。

表 8-1. LP8866S-Q1 のフル機能設計パラメータ

設計パラメータ	値
VIN 電圧範囲	5V ~ 20V (静止電圧)
VDD 電圧	3.3V
LED ストリング構成	6 ストリング、7 個の LED を直列接続
チャージポンプ	有効
輝度制御	I ₂ C
出力構成	OUT1 ~ OUT6 は位相シフト モード (60°)
LED ストリングの電流	150mA
昇圧周波数	400kHz
インダクタ	6.5A の飽和電流で 22μH
R _{SENSE}	20mΩ
パワーライン FET	有効
R _{SENSE}	30mΩ
入出力コンデンサ	C _{IN} および C _{OUT} : 1 × 33μF 電解 + 1 × 10μF セラミック
スペクトラム拡散	有効
放電機能	有効

8.2.1.2 詳細な設計手順

8.2.1.2.1 インダクタの選択

インダクタを選択する際には、インダクタンス、電流定格、DC 抵抗 (DCR) など、いくつかの事項を考慮する必要があります。表 8-2 に、各動作周波数の推奨インダクタ値を示します。LP8866S-Q1 デバイスは、選択したスイッチング周波数に応じて内部昇圧補償制御を自動的に設定します。

表 8-2. 昇圧スイッチング周波数のインダクタンス値

SW 周波数 (kHz)	インダクタンス (μH)
100	47
200	33
303	22
400	22
500	22
1818	10
2000	10
2222	10

インダクタの電流定格は、式 21 で計算できる最大昇圧スイッチング電流 $I_{SW(max)}$ よりも 25% 以上高くする必要があります。TI では、良好な効率を実現するために、DCR の小さいインダクタを使用することを推奨します。効率は、負荷条件、スイッチング周波数、部品によって変化します。代表的な推定値として 80% を使用できます。極端な条件下では、65% の効率を考慮に入れる必要があります。

$$I_{SW(max)} = \frac{\Delta I_L}{2} + \frac{I_{OUT(max)}}{1 - D} \quad (21)$$

ここで、

- $\Delta I_L = V_{IN(min)} \times D / f_{SW} \times L$
- $D = 1 - V_{IN(min)} \times \eta / V_{OUT}$
- $I_{SW(max)}$: 最大スイッチング電流
- ΔI_L : インダクタのリップル電流
- $I_{OUT(max)}$: 最大出力電流
- D : 昇圧デューティ サイクル
- $V_{IN(min)}$: 最小入力電圧
- f_{SW} : コンバータの最小スイッチング周波数
- L : インダクタンス
- V_{OUT} : 出力電圧
- η : 昇圧コンバータの効率

8.2.1.2.2 出力コンデンサの選択

出力コンデンサの推奨電圧定格は、最大出力電圧レベルより 50% 高くなります。容量の値によって、電圧リップルと昇圧の安定性が決まります。DC バイアス効果により、実効容量が最大 80% まで大幅に減少する可能性があるため、容量値の選択時に考慮する必要があります。良好な位相およびゲイン マージン レベルを達成するための控えめな目標実効容量は $50\mu\text{F}$ です。特定のアプリケーションにおける目標実効容量については、製品ウェブ ページの設計表を参照してください。TI は、リップルを低減し、安定性を向上させ、ESR の影響を低減するために、 $33\mu\text{F}$ のアルミポリマー電解コンデンサと $10\mu\text{F}$ のセラミック コンデンサを並列に使用することを推奨します。

8.2.1.2.3 入力コンデンサの選択

入力コンデンサは昇圧動作にはそれほど重要ではありませんが、推奨される入力容量は出力容量と同じです。入力容量を低減することは可能ですが、入力電力に対して十分なフィルタリングを行う必要があります。

8.2.1.2.4 チャージ ポンプの出力コンデンサ

TI では、チャージ ポンプの出力コンデンサに 10V 以上の電圧定格を持つセラミック コンデンサを推奨しています。ほとんどのアプリケーションで $10\mu\text{F}$ コンデンサを使用できます。

8.2.1.2.5 チャージ ポンプ フライイング コンデンサ

TI では、チャージ ポンプのフライイング コンデンサに対して 10V 以上の電圧定格を持つセラミック コンデンサを推奨しています。ほとんどのアプリケーションでは、C1P ピンと C1N ピンを接続する 1 つの $2.2\mu\text{F}$ コンデンサを使用できます。

8.2.1.2.6 出力ダイオード

昇圧出力ダイオードにはショットキー ダイオードを使用する必要があります。電流定格は、最大出力電流より 25% 以上高くする必要があります。順方向電圧降下が小さく、スイッチング速度が高速なショットキー ダイオードは、効率を向上させるように設計されています。最大電流では、順方向電圧をできるだけ低くする必要があります。推奨されるのは 0.5V 未満です。ショットキー ダイオードの逆方向降伏電圧は出力電圧よりも大幅に大きくする必要があります。25% 高い電圧定格を推奨します。通常の整流ダイオードは使用しないでください。スイッチング速度が遅く、復帰時間が長いと効率とロード レギュレーションが悪化するためです。

8.2.1.2.7 スイッチング FET

FET のゲート駆動電圧は 5V です。昇圧コンバータの電力効率を決定するうえで、スイッチング FET は重要な部品です。スイッチング FET を選択するには、電圧定格と電流定格、 $R_{DS(on)}$ 、消費電力、熱抵抗、立ち上がり / 立ち下がり時間など、いくつかの要素を考慮する必要があります。最大出力電圧よりも電圧定格が 25% 以上高い N 型 MOSFET を使用する必要があります。スイッチング FET の電流定格は、インダクタの定格と同じか、それより高くする必要があります。 $R_{DS(on)}$ は可能な限り低くし、推奨される $20\text{m}\Omega$ 未満の値にします。スイッチング FET の電力損失による熱を放散するため、熱抵抗 ($R_{\theta JA}$) も低くする必要があります。ほとんどの場合、GD ピンとスイッチング FET のゲート端子の間に抵抗を配置することを推奨します。これは、スイッチング FET の立ち上がり / 立ち下がり時間を制御するために使用できます。このゲート抵抗は、EMC の性能と効率のバランスをとる柔軟性を提供できます。

8.2.1.2.8 昇圧センス抵抗

R_{SENSE} 抵抗は昇圧過電流制限を決定し、昇圧スイッチング サイクルごとに検出されます。高電力 $20\text{m}\Omega$ 抵抗を使用して、昇圧 SW 電流を検出し、最大電流制限を 10A (標準値) に設定できます。 R_{SENSE} は、この制限値を下回るように増やすことができ、式 22 で計算できます。標準的な条件では、 R_{SENSE} 抵抗の効率損失が大きすぎることを避けるため、昇圧過電流制限を 4A より高く設定することを推奨します。したがって、 R_{SENSE} は $50\text{m}\Omega$ を超えません。電力定格は、インダクタ電流とセンス抵抗の抵抗値から計算できます。

$$R_{SENSE} = \frac{200 \text{ mV}}{|I_{BOOST_OCP}|} \quad (22)$$

ここで、

- R_{SENSE} : 昇圧センス抵抗 ($\text{m}\Omega$)

- I_{BOOST_OCP} : 昇圧過電流制限

8.2.1.2.9 パワーライン FET

過電流が発生した場合に、パワーライン FET を使用して入力電源を昇圧入力から切り離し、LP8866S-Q1 デバイスと昇圧部品を保護することができます。パワーライン FET には P 型 MOSFET が使用されます。電圧定格は、最大入力電圧レベルより 25% 以上高い必要があります。FET の電力損失を低減するには、 $R_{DS(on)}$ が低いことが重要です。20mΩ より低いことが推奨されます。FET の電流定格は、入力ピーク電流よりも 25% 以上高くする必要があります。トランジスタを完全にオンにするための最小ゲート - ソース間電圧 (V_{GS}) は、最小入力電圧よりも低くする必要があります。pFET のゲートとソースの間に 20kΩ 抵抗を使用します。

8.2.1.2.10 入力電流センス抵抗

昇圧入力電流の検出には、大電力抵抗を使用できます。 R_{SENSE} の両端の電圧が 220mV に達すると、過電流状態が検出されます。11A の入力電流制限を設定するには、標準的な 20mΩ センス抵抗を使用します。必要に応じて、アプリケーションの過電流制限を低くするために、センス抵抗値を増やすことができます。電力定格は、入力電流と抵抗値から計算できます。

8.2.1.2.11 帰還抵抗分圧器

帰還抵抗 R_{FB1} と R_{FB2} によって、最大昇圧出力レベルが決まります。出力電圧は、式 23 で計算できます。

$$V_{OUT_MAX} = \left(\frac{V_{BG}}{R_{FB2}} + I_{SEL_MAX} \right) \times R_{FB1} + V_{BG} \quad (23)$$

ここで、

- $V_{BG} = 1.21V$
- $I_{SEL_MAX} = 38.7\mu A$
- R_{FB1} / R_{FB2} の通常の推奨範囲は 7 ~ 15 です

8.2.1.2.12 設計の重要な部品

図 8-2 に回路の重要な部品を示します：昇圧部品、ゲートドライバ電源用の LP8866S-Q1 内部チャージポンプおよび LP8866S-Q1 の電源 / 接地。図 8-2 に、回路図例を示します。




図 8-2. フル機能設計の重要な部品

表 8-3. フル機能設計例の推奨部品値

リファレンス指定子	説明	注
R_{ISENSE}	20mΩ, 3W	入力電流検出抵抗
R_{SD}	20kΩ, 0.1W	電線力 FET ゲートブルアップ抵抗
R_{SENSE}	30mΩ, 3W	昇圧電流検出抵抗
R_G	15Ω, 0.1W	EMC の nMOSFET の立ち上がり / 立ち下がり時間制御するゲート抵抗
R_{UVLO1}	76.8kΩ, 0.1W	これらの UVLO 抵抗の設定により、VIN_UVLO の立ち上がり電圧は 3.75V、VIN_UVLO の立ち下がり電圧は 3.35V に設定されます
R_{UVLO2}	20.5kΩ, 0.1W	
R_{FB3}	0Ω, 0.1W	抵抗に対する 100kΩ 制限以外は不要
R_{FB2}	100kΩ, 0.1W	下側帰還分圧抵抗
R_{FB1}	910kΩ, 0.1W	上側帰還分圧抵抗
R_{BST_FSET}	3.92kΩ, 0.1W	昇圧周波数設定抵抗 (400kHz)
R_{ISET}	20.8kΩ, 0.1W	電流設定抵抗 (チャネルごとに 150mA)
R_{PWM_FSET}	17.8kΩ, 0.1W	出力 PWM 周波数設定抵抗 (可聴ノイズを防止するための 4.88kHz の PWM 周波数)
R_{MODE}	3.92kΩ, 0.1W	モード抵抗 (I2C アドレス 0x2B の位相シフト PWM モード)
R_{LED_SET}	3.92kΩ, 0.1W	LED_SET 抵抗 (6 チャネル構成)
C_{PUMP}	10μF, 10V セラミック	チャージポンプの出力コンデンサ
C_{2X}	2.2μF, 10V セラミック	フライング コンデンサ
C_{VDD}	4.7μF + 0.1μF, 10V セラミック	VDD バイパス コンデンサ
C_{IN}	1 × 33μF, 50V 電解 + 1 × 10μF, 50V セラミック	昇圧入力コンデンサ
C_{OUT}	1 × 33μF, 50V 電解 + 1 × 10μF, 50V セラミック	昇圧出力コンデンサ
L1	22μH 飽和電流 6.5A	昇圧インダクタ
D1	50V, 6.5A ショットキー ダイオード	昇圧ショットキー ダイオード
Q1	60V, 15A nMOSFET	昇圧 nMOSFET
Q2	60V, 15A pMOSFET	パワーライン FET

8.2.1.3 アプリケーション曲線




図 8-3. 位相シフト PWM 動作を示す LED ストリング電流




図 8-4. 代表的なスタートアップ

8.2.2 基本操作 / 最小限の操作でのアプリケーション

LP8866S-Q1 は、設計の材料コストと PCB 面積を最小限に抑える必要がある場合、基本機能のためにいくつかの外付け部品のみを必要とします。この例では、LP8866S-Q1 は外付け部品で構成され、I₂C 通信はありません。入力電流検出と同様に、パワーライン FET は取り除かれます。内部チャージポンプは使用されず、すべての外部同期機能や特別な機能がディスエーブルになっています。PCB 面積と高さを制限するため、33μF アルミポリマー電解コンデンサは取り外しています。また、昇圧外部補償は、33μF アルミポリマー電解コンデンサの除去を補償するために使用されます。




図 8-5. 最小限の設計 / 最小限の部品のアプリケーション

8.2.2.1 設計要件

この標準的な LED ドライバ アプリケーションは、表 8-4 に示すパラメータを満たすように設計されています。

表 8-4. LP8866S-Q1 の最小ソリューション設計パラメータ

設計パラメータ	値
VIN 電圧範囲	3V ~ 20V (静止電圧)
VDD 電圧	5V
LED ストリング構成	6 ストリング、7 個の LED を直列接続
チャージポンプ	無効
輝度制御	PWM
出力構成	OUT1 ~ OUT6 は位相シフト モード (60°)
LED ストリングの電流	120mA
昇圧周波数	400kHz
インダクタ	6.5A の飽和電流で 22µH
RSENSE	20mΩ
パワーライン FET	有効
RSENSE	30mΩ
入出力コンデンサ	C_{IN} および $C_{OUT}:3 \times 10\mu F$ セラミック
スペクトラム拡散	有効
放電機能	有効

8.2.2.2 詳細な設計手順

「[詳細な設計手順](#)」を参照してください。

8.2.2.3 アプリケーション曲線

「[アプリケーション曲線](#)」を参照してください。

8.2.3 SEPIC モードのアプリケーション

LED ストリング電圧が入力電圧レベルよりも高くても低くてもよい場合は、SEPIC 構成を使用します。SEPIC モードでは、SW ピンは入力電圧と出力電圧の合計に等しい最大電圧を検出するため、部品を選択する際にはこの点を考慮する必要があります。




図 8-6. 直列接続された 3 個の LED による SEPIC モード

8.2.3.1 設計要件

この標準的な LED ドライバ アプリケーションは、表 8-5 に示すパラメータを満たすように設計されています。

表 8-5. LP8866S-Q1 の SEPIC モードの設計パラメータ

設計パラメータ	値
V _{IN} 電圧範囲	4.5V ~ 20V (静止電圧)
V _{DD} 電圧	3.3V
LED ストリング構成	5 ストリング、3 個の LED を直列接続
チャージ ポンプ	有効
輝度制御	I ₂ C
出力構成	OUT1 ~ OUT5 は位相シフト PWM モード
LED ストリングの電流	80mA
昇圧周波数	2.2MHz
インダクタ	4A の飽和電流で 10µH
R _{SENSE}	20mΩ
パワーライン FET	有効
R _{SENSE}	50mΩ
入出力コンデンサ	C _{IN} および C _{OUT} : 1 × 33µF 電解 + 1 × 10µF セラミック
スペクトラム拡散	有効
放電機能	有効

8.2.3.2 詳細な設計手順

8.2.3.2.1 インダクタの選択

両方のインダクタのインダクタンスは、アプリケーションの動作周波数に応じて [表 8-6](#) から選択できます。電流定格は、最大インダクタのピーク電流よりも 25% 以上高くすることを推奨します。ピーク ツー ピークリップル電流は最大入力電流の約 40% と推定でき、インダクタピーク電流は[式 24](#)、[式 25](#)、および [式 26](#)を使って計算できます。

表 8-6. SEPIC スイッチング周波数のインダクタンス値

SW 周波数 (kHz)	インダクタンス (μ H)
100	22
200	15
303	10
400	10
500	10
1818	4.7
2000	4.7
2222	4.7

$$I_{L1(\text{peak})} = I_{\text{OUT}} \times \frac{V_{\text{OUT}} + V_D}{V_{\text{IN(min)}}} \times \left(1 + \frac{40\%}{2}\right) \quad (24)$$

ここで、

- $I_{L1(\text{peak})}$: インダクタ 1 のピーク電流
- I_{OUT} : 最大出力電流
- V_{OUT} : 出力電圧
- V_D : ダイオードの順方向電圧降下。
- $V_{\text{IN(min)}}$: 最小入力電圧

$$I_{L2(\text{peak})} = I_{\text{OUT}} \times \left(1 + \frac{40\%}{2}\right) \quad (25)$$

ここで、

- $I_{L2(\text{peak})}$: インダクタ 2 のピーク電流
- I_{OUT} : 最大出力電流

$$\Delta I_L = I_{\text{IN}} \times 40\% = I_{\text{OUT}} \times \frac{V_{\text{OUT}}}{V_{\text{IN(min)}}} \times 40\% \quad (26)$$

ここで、

- ΔI_L : インダクタのリップル電流
- I_{IN} : 入力電流
- V_{OUT} : 出力電圧
- $V_{\text{IN(min)}}$: 最小入力電圧

8.2.3.2.2 カップリングコンデンサの選択

カップリングコンデンサ C_s は入力を出力から分離し、負荷の短絡に対する保護を提供します。SEPIC コンデンサ C_s の選択は、ほとんどの場合 RMS 電流に依存し、式 27 で計算できます。これらのコンデンサは、出力電力に対して大きな RMS 電流の定格を持つ必要があります。TI では、 I_{RMS} の定格を 25% 以上高くすることを推奨しています。非結合型インダクタを使用する場合は、1 つの $10\mu F$ セラミックコンデンサを 1 つの $33\mu F$ 電解コンデンサと直列の 2Ω 抵抗と並列に接続します。結合型インダクタを使用する場合は、 $10\mu F$ セラミックコンデンサを 1 つのみ使用します。

$$I_{Cs(rms)} = I_{OUT} \times \sqrt{\frac{V_{OUT} + V_D}{V_{IN(min)}}} \quad (27)$$

ここで、

- $I_{Cs(rms)}$: C_s コンデンサの RMS 電流
- I_{OUT} : 出力電流
- V_{OUT} : 出力電圧
- V_D : ダイオードの順方向電圧降下。
- $V_{IN(min)}$: 最小入力電圧

8.2.3.2.3 出力コンデンサの選択

「[詳細な設計手順](#)」を参照してください。

8.2.3.2.4 入力コンデンサの選択

「[詳細な設計手順](#)」を参照してください。

8.2.3.2.5 チャージポンプの出力コンデンサ

「[詳細な設計手順](#)」を参照してください。

8.2.3.2.6 チャージポンプフライングコンデンサ

「[詳細な設計手順](#)」を参照してください。

8.2.3.2.7 スイッチングFET

FET のゲート駆動電圧は 5V です。スイッチング FET には N 型 MOSFET を使用します。SEPIC モードのスイッチング FET の最大電圧は $V_{IN(max)} + V_{OUT}$ であるため、25% 高い定格が推奨されます。また、電流定格はピーク電流より 25% 高くすることを推奨します。これは式 28 で計算できます。 $R_{DS(on)}$ は可能な限り低くし、推奨される $20m\Omega$ 未満の値にします。スイッチング FET の電力損失による熱を放散するため、熱抵抗 ($R_{ThetaJA}$) も低くする必要があります。推奨される立ち上がり / 立ち下がり時間の標準値は $10ns$ 未満です。

$$I_{Q1(peak)} = I_{L1(peak)} + I_{L2(peak)} \quad (28)$$

ここで、

- $I_{Q1(peak)}$: スイッチング FET のピーク電流
- $I_{L1(peak)}$: インダクタ 1 のピーク電流
- $I_{L2(peak)}$: インダクタ 2 の BOOST_OCP のピーク電流

8.2.3.2.8 出力ダイオード

SEPIC 出力ダイオードにはショットキー ダイオードを使用する必要があります。電流定格は、最大電流より 25% 以上高くする必要があります。この値は、スイッチ ピーク電流と同じです。順方向電圧降下が小さく、スイッチング速度が高速なショットキー ダイオードは、効率を向上させるのに最適です。最大電流時には、順方向電圧をできるだけ低くする必要があります。TI では、0.5V 未満を推奨しています。ショットキー ダイオードの逆方向降伏電圧は、 $V_{IN(max)} + V_{OUT(max)}$ に耐えられる必要があります。電圧定格は 25% 以上高くすることを推奨します。通常の整流ダイオードは使用しないでください。スイッチング速度が遅く、復帰時間が長いと効率とロード レギュレーションが悪化するためです。

8.2.3.2.9 スイッチング センス抵抗

「[詳細な設計手順](#)」を参照してください。

8.2.3.2.10 パワーライン FET

「[詳細な設計手順](#)」を参照してください。

8.2.3.2.11 入力電流センス抵抗

「[詳細な設計手順](#)」を参照してください。

8.2.3.2.12 帰還抵抗分圧器

帰還抵抗 R_{FB1} と R_{FB2} によって、最大昇圧出力レベルが決まります。出力電圧は、次の式で計算できます。

$$V_{OUT_MAX} = \left(\frac{V_{BG}}{R_{FB2}} + I_{SEL_MAX} \right) \times R_{FB1} + V_{BG} \quad (29)$$

ここで、

- $V_{BG} = 1.21V$
- $I_{SEL_MAX} = 38.7\mu A$
- R_{FB1} / R_{FB2} の通常推奨範囲は 5 ~ 15 (SEPIC モードに推奨)

8.2.3.2.13 設計の重要な部品

図 8-7 に回路の重要な部品を示します: SEPIC 部品、ゲートドライバ電源用の LP8866S-Q1 内部チャージ ポンプおよび LP8866S-Q1 の電源 / 接地。回路図例を以下に示します。




図 8-7. 直列接続された 3 個の LED による SEPIC モード

表 8-7. SEPIC 設計例の推奨部品

リファレンス指定子	説明	注
R_{ISENSE}	20mΩ, 1W	入力電流検出抵抗
R_{SD}	20kΩ, 0.1W	電線力 FET ゲートブルアップ抵抗
R_{SENSE}	50mΩ, 1W	昇圧電流検出抵抗
R_G	15Ω, 0.1W	EMC の nMOSFET の立ち上がり / 立ち下がり時間制御するゲート抵抗
R_{UVLO1}	76.8kΩ, 0.1W	これらの UVLO 抵抗の設定により、VIN_UVLO の立ち上がり電圧は 3.75V、VIN_UVLO の立ち下がり電圧は 3.35V に設定されます
R_{UVLO2}	20.5kΩ, 0.1W	
R_{FB2}	60kΩ, 0.1W	下側帰還分圧抵抗
R_{FB1}	330kΩ, 0.1W	上側帰還分圧抵抗
R_{BST_FSET}	124kΩ, 0.1W	昇圧周波数設定抵抗 (2200kHz)
R_{ISET}	38.7 kΩ, 0.1W	電流設定抵抗 (チャネルごとに 80mA)
R_{PWM_FSET}	4.75kΩ, 0.1W	出力 PWM 周波数設定抵抗 (305Hz PWM 周波数)
R_{MODE}	3.92kΩ, 0.1W	モード抵抗 (I2C アドレス 0x2B の位相シフト PWM モード)
R_{LED_SET}	4.75kΩ, 0.1W	LED_SET 抵抗 (5 チャネル構成)
C_{PUMP}	10μF、10V セラミック	チャージポンプの出力コンデンサ
C_{2X}	2.2μF、10V セラミック	フライング コンデンサ
C_{VDD}	4.7μF + 0.1μF、10V セラミック	VDD バイパス コンデンサ
C_{IN}	1 × 33μF、50V 電解 + 1 × 10μF、50V セラミック	昇圧入力コンデンサ
C_{OUT}	1 × 33μF、50V 電解 + 1 × 10μF、50V セラミック	昇圧出力コンデンサ
C_{S1}	10μF、50V セラミック	SEPIC カップリングコンデンサ
C_{S2}	33μF、50V 電解	SEPIC カップリングコンデンサ
RS	2Ω, 0.125W	SEPIC 抵抗
$L1$	4.7μH 鮎和電流 3A	SEPIC インダクタ
$L2$	4.7μH 鮎和電流 3A	SEPIC インダクタ
$D1$	50V 10A ショットキー ダイオード	SEPIC ショットキー ダイオード
$Q1$	60V, 25A nMOSFET	SEPIC nMOSFET
$Q2$	60V, 30A pMOSFET	パワーライン FET

8.2.3.3 アプリケーション曲線

「[アプリケーション曲線](#)」を参照してください。

8.3 電源に関する推奨事項

LP8866S-Q1 は車載バッテリで動作するように設計されています。48V を超える逆電圧と電圧ダンプ状態から V_{IN} 入力を保護する必要があります。入力過渡電流の影響で V_{IN} の UVLO レベルを下回ることがないように、入力電源レールのインピーダンスを十分小さい値にする必要があります。入力電源が長い配線を使用して接続されている場合、通常の入力コンデンサに加えてパルク容量の追加が必要になることがあります。

V_{DD} の電圧範囲は 3V ~ 5.5V です。セラミックコンデンサを、 VDD ピンにできるだけ近い場所に配置する必要があります。昇圧ゲートドライバには、CPUMP ピンから電力が供給されます。セラミックコンデンサは、CPUMP ピンのできるだけ近くに配置する必要があります。


8.4 レイアウト

8.4.1 レイアウトのガイドライン

図 8-8 に、適切なレイアウトの原理を示すために使用した LP8866S-Q1 のレイアウトに関する推奨事項を示します。このレイアウトは、可能な場合、実際のアプリケーションレイアウトに適応できます。すべての昇圧部品が互いに近接し、チップに近い場所にあることが重要です。大電流パターンは十分に広くする必要があります。 VDD はできる限りノイズのない状態にする必要があります。 VDD バイパスコンデンサを VDD ピンと GND ピンの近くに配置します。チャージポンプコンデンサ、昇圧入力コンデンサ、昇圧出力コンデンサは、 GND に最も近いビアを配置する必要があります。チャージポンプコンデンサは、デバイスの近くに配置します。PCB レイアウト設計のガイドとしての主なポイントは次のとおりです。

- 電流ループを最小化する必要があります。
 - 低周波では、昇圧部品をできるだけ近くに配置することで、電流ループを最小限に抑えることができます。電流ループのサイズを最小限に抑えるため、入力および出力コンデンサのグランドは互いに近くに配置する必要があります。
 - 電流パターンの下でグランドプレーンをそのままにすることで、高周波数の電流ループを最小限に抑えることができます。高周波のリターン電流は、インピーダンスが最小の配線に追従します。これは、必ずしも最短のパスであるとは限らず、ループ面積が最小の経路です。グランドプレーンの下にグランドプレーンがそのまま残っている場合、グランドプレーン内の正の電流配線のすぐ下にリターン電流が流れるときに、最小ループ面積が形成されます。
 - 高周波では、銅の面積の静電容量を考慮する必要があります。たとえば、昇圧 N-MOSFET のドレインの銅の面積は、部品の容量と冷却容量の間のトレードオフです。
- 高周波で可能な限り短い帰路と最小の電流ループを実現するために、大電流の昇圧パターンの下に GND プレーンを真っ直ぐにする必要があります。
- 昇圧出力電圧 (V_{OUT}) をダイオードのカソードから直接ではなく、出力コンデンサの後の LED、FB ピン、放電ピンに配線します。
- FB ネットワークは、昇圧出力の近くではなく、FB ピンのできるだけ近くに配置する必要があります
- 小さなバイパスコンデンサ (TI では 39pF コンデンサを推奨) を FB ピンと GND の近くに配置して、高周波ノイズを抑制します
- 高周波リップルがチップの動作に影響を及ぼすのを防止するため、 VDD ラインは大電流電源バスから昇圧コンバータへ分離する必要があります。
- チャージポンプ出力 CPUMP に接続されるコンデンサは 10 μ F の容量を持つことが推奨されています。このコンデンサを、CPUMP ピンにできるだけ近い場所に配置する必要があります。このコンデンサにより、ゲートドライバに大きなピーク電流が供給されるため、チャージポンプがディスエーブルでも使用する必要があります。チャージポンプがディスエーブルの場合、 VDD ピンと CPUMP ピンを互いに接続する必要があります。
- 入力および出力コンデンサは、低インピーダンスのグランドを必要とします (広いパターンで、 GND プレーンへの多くのビアを持つ)。
- 入力 / 出力セラミックコンデンサには DC バイアス効果があります。出力キャパシタンスが小さすぎると、特定の負荷条件で昇圧が不安定になる可能性があります。DC バイアス特性は、部品メーカーから入手する必要があります。DC バイアスは部品の許容誤差には考慮されていません。

8.4.2 レイアウト例






図 8-8. LP8866S-Q1 レイアウト ガイドライン

9 デバイスおよびドキュメントのサポート

9.1 デバイス サポート

9.1.1 サード・パーティ製品に関する免責事項

サード・パーティ製品またはサービスに関するテキサス・インスツルメンツの出版物は、単独またはテキサス・インスツルメンツの製品、サービスと一緒に提供される場合に関係なく、サード・パーティ製品またはサービスの適合性に関する是認、サード・パーティ製品またはサービスの是認の表明を意味するものではありません。

9.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

9.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの使用条件を参照してください。

9.4 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

9.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことをお勧めします。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

9.6 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

10 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision B (April 2024) to Revision C (June 2025)	Page
• 欠落していた「レジスタマップ」セクションを再び追加	49

Changes from Revision A (August 2020) to Revision B (April 2024)	Page
• 「電気的特性」表を更新	8
• 最大昇圧電圧の説明を更新	21
• PWM ヒステリシス機能の説明を更新	35
• I2C 書き込みおよび I2C 読み取りの図を更新	46

Changes from Revision * (August 2020) to Revision A (February 2021)	Page
• 「製品情報」表に QFN パッケージ オプションを追加.....	1
• QFN パッケージのピン配置図とピンの機能表を追加.....	3

11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
LP8866SQDCPRQ1	Active	Production	HTSSOP (DCP) 38	2000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	LP8866SQ1
LP8866SQDCPRQ1.A	Active	Production	HTSSOP (DCP) 38	2000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	LP8866SQ1
LP8866SQRHBRQ1	Active	Production	VQFN (RHB) 32	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	LP8866S
LP8866SQRHBRQ1.A	Active	Production	VQFN (RHB) 32	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	LP8866S

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.



⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.


In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION




A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
LP8866SQDCPRQ1	HTSSOP	DCP	38	2000	330.0	16.4	6.9	10.2	1.8	12.0	16.0	Q1
LP8866SQRHBRQ1	VQFN	RHB	32	3000	330.0	12.4	5.3	5.3	1.1	8.0	12.0	Q2

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
LP8866SQDCPRQ1	HTSSOP	DCP	38	2000	350.0	350.0	43.0
LP8866SQRHBRQ1	VQFN	RHB	32	3000	367.0	367.0	35.0

GENERIC PACKAGE VIEW


DCP 38

PowerPAD TSSOP - 1.2 mm max height

4.4 x 9.7, 0.5 mm pitch

SMALL OUTLINE PACKAGE


This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4224560/B


PACKAGE OUTLINE

DCP0038A



PowerPAD™ TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



NOTES:

PowerPAD is a trademark of Texas Instruments.


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEDEC registration MO-153.
5. Features may differ or may not be present.

EXAMPLE BOARD LAYOUT

DCP0038A

PowerPAD™ TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature numbers SLMA002 (www.ti.com/lit/slma002) and SLMA004 (www.ti.com/lit/slma004).
9. Size of metal pad may vary due to creepage requirement.
10. Vias are optional depending on application, refer to device data sheet. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

DCP0038A

PowerPAD™ TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



**SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 8X**

STENCIL THICKNESS	SOLDER STENCIL OPENING
0.1	3.24 X 5.25
0.125	2.90 X 4.70 (SHOWN)
0.15	2.65 X 4.29
0.175	2.45 X 3.97

4218816/A 10/2018

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
 12. Board assembly site may have different recommendations for stencil design.


GENERIC PACKAGE VIEW

RHB 32

VQFN - 1 mm max height

5 x 5, 0.5 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.

4224745/A


PACKAGE OUTLINE

RHB0032T



VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT

RHB0032T

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

RHB0032T

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要なお知らせと免責事項

TIは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Webツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかわらず拒否します。

これらのリソースは、TI製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1)お客様のアプリケーションに適したTI製品の選定、(2)お客様のアプリケーションの設計、検証、試験、(3)お客様のアプリケーションに該当する各種規格や、他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されているTI製品を使用するアプリケーションの開発の目的でのみ、TIはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TIや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TIおよびその代理人を完全に補償するものとし、TIは一切の責任を拒否します。

TIの製品は、[TIの販売条件](#)、[TIの総合的な品質ガイドライン](#)、[ti.com](#)またはTI製品などに関連して提供される他の適用条件に従い提供されます。TIがこれらのリソースを提供することは、適用されるTIの保証または他の保証の放棄の拡大や変更を意味するものではありません。TIがカスタム、またはカスタマー仕様として明示的に指定していない限り、TIの製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TIはそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025年10月