JAJSKM7D November   2020  – May 2025 AWR6843AOP

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 機能ブロック図
  6. 5 デバイスの比較
    1. 5.1 関連製品
  7. 6 端子構成および機能
    1. 6.1 ピン配置図
    2. 6.2 信号の説明
      1. 6.2.1 ピンの機能 - デジタルおよびアナログ [ALP パッケージ]
    3. 6.3 ピン属性
  8. 7 仕様
    1. 7.1  絶対最大定格
    2. 7.2  ESD 定格
    3. 7.3  電源投入時間 (POH)
    4. 7.4  推奨動作条件
    5. 7.5  ワンタイム プログラマブル (OTP) eFuse の VPP 仕様
      1. 7.5.1 OTP eFuse プログラミングの推奨動作条件
      2. 7.5.2 ハードウェア要件
      3. 7.5.3 ハードウェア保証への影響
    6. 7.6  電源仕様
    7. 7.7  消費電力の概略
    8. 7.8  パワー セーブ モード
    9. 7.9  RF 仕様
    10. 7.10 CPU の仕様
    11. 7.11 FCBGA パッケージの熱抵抗特性 [ALP0180A]
    12. 7.12 タイミングおよびスイッチング特性
      1. 7.12.1  アンテナ放射パターン
        1. 7.12.1.1 レシーバのアンテナ放射パターン
        2. 7.12.1.2 トランスミッタのアンテナ放射パターン
      2. 7.12.2  アンテナ位置
      3. 7.12.3  電源シーケンスおよびリセット タイミング
      4. 7.12.4  入力クロックおよび発振器
        1. 7.12.4.1 クロック仕様
      5. 7.12.5  マルチバッファ付き / 標準シリアル ペリフェラル インターフェイス (MibSPI)
        1. 7.12.5.1 ペリフェラルの概要
        2. 7.12.5.2 MibSPI 送信および受信 RAM の構成
          1. 7.12.5.2.1 SPI のタイミング条件
          2. 7.12.5.2.2 SPI コントローラ モードのスイッチング パラメータ (クロック位相 = 0、SPICLK = 出力、SPISIMO = 出力、SPISOMI = 入力)
          3. 7.12.5.2.3 SPI コントローラ モードのスイッチング パラメータ (クロック位相 = 1、SPICLK = 出力、SPISIMO = 出力、SPISOMI = 入力)
        3. 7.12.5.3 SPI ペリフェラル モードの I/O タイミング
          1. 7.12.5.3.1 SPI ペリフェラル モードのスイッチング パラメータ (SPICLK = 入力、SPISIMO = 入力、SPISOMI = 出力) #GUID-F179918D-8747-4E9F-AE33-23F33763D52C/T4362547-70 #GUID-F179918D-8747-4E9F-AE33-23F33763D52C/T4362547-71 #GUID-F179918D-8747-4E9F-AE33-23F33763D52C/T4362547-73
        4. 7.12.5.4 代表的なインターフェイス プロトコルの図 (ペリフェラル モード)
      6. 7.12.6  LVDS インターフェイスの構成
        1. 7.12.6.1 LVDS インターフェイスのタイミング
      7. 7.12.7  汎用入出力 (General-Purpose Input/Output)
        1. 7.12.7.1 出力タイミングと負荷容量 (CL) のスイッチング特性
      8. 7.12.8  CAN-FD (Controller Area Network - Flexible Data-rate)
        1. 7.12.8.1 CANx TX および RX ピンの動的特性
      9. 7.12.9  シリアル通信インターフェイス (SCI)
        1. 7.12.9.1 SCI のタイミング要件
      10. 7.12.10 I2C (Inter-Integrated Circuit Interface)
        1. 7.12.10.1 I2C のタイミング要件
      11. 7.12.11 クワッド シリアル ペリフェラル インターフェイス (QSPI)
        1. 7.12.11.1 QSPI のタイミング条件
        2. 7.12.11.2 QSPI 入力 (読み取り) タイミングのタイミング要件
        3. 7.12.11.3 QSPI スイッチング特性
      12. 7.12.12 ETM トレース インターフェイス
        1. 7.12.12.1 ETMTRACE のタイミング条件
        2. 7.12.12.2 ETM TRACE のスイッチング特性
      13. 7.12.13 データ変更モジュール (DMM)
        1. 7.12.13.1 DMM のタイミング要件
      14. 7.12.14 JTAG インターフェイス
        1. 7.12.14.1 JTAG のタイミング条件
        2. 7.12.14.2 IEEE 1149.1 JTAG のタイミング要件
        3. 7.12.14.3 IEEE 1149.1 JTAG の推奨動作条件に対するスイッチング特性
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 サブシステム
      1. 8.3.1 RF およびアナログ サブシステム
        1. 8.3.1.1 クロック サブシステム
        2. 8.3.1.2 送信サブシステム
        3. 8.3.1.3 受信サブシステム
      2. 8.3.2 プロセッサ サブシステム
      3. 8.3.3 車載用インターフェイス
      4. 8.3.4 ホスト インターフェイス
      5. 8.3.5 メイン サブシステム Cortex-R4F
      6. 8.3.6 DSP サブシステム
      7. 8.3.7 ハードウェア アクセラレータ
    4. 8.4 その他のサブシステム
      1. 8.4.1 ユーザー アプリケーション向け ADC チャネル (サービス)
        1. 8.4.1.1 GP-ADC パラメータ
    5. 8.5 ブート モード
      1. 8.5.1 フラッシュ モード
      2. 8.5.2 機能モード
  10. 9 監視と診断
    1. 9.1 監視と診断のメカニズム
      1. 9.1.1 エラー通知モジュール
  11. 10アプリケーション、実装、およびレイアウト
    1. 10.1 アプリケーション情報
    2. 10.2 リファレンス回路図
  12. 11デバイスおよびドキュメントのサポート
    1. 11.1 デバイスの命名規則
    2. 11.2 ツールとソフトウェア
    3. 11.3 ドキュメントのサポート
    4. 11.4 サポート・リソース
    5. 11.5 商標
    6. 11.6 静電気放電に関する注意事項
    7. 11.7 用語集
  13. 12改訂履歴
  14. 13メカニカル、パッケージ、および注文情報
    1. 13.1 パッケージ情報
    2. 13.2 ALP, 15 × 15 mm のトレイ情報

8.5.2 機能モード

機能モードでは、マスター システムのブートローダーは、QSPI ポート経由でインターフェイスされているシリアル フラッシュ メモリ内の有効なイメージを探します。有効なイメージが見つかると、 ブートローダーはマスター システムのメモリ サブシステムに同じイメージを転送します。

有効なイメージ (または QSPI シリアル フラッシュ) が見つからない場合、ブートローダーは SPI ポートを初期化し、イメージ転送を待ちます。この動作が役立つのは、AWR6843AOP が、独自の不揮発性ストレージを持つ外部プロセッサに接続され、ユーザー アプリケーションと AWR6843AOP デバイスのファームウェア イメージを保存できる構成の場合です。

AWR6843AOP ブートローダーの機能モード図 8-8 ブートローダーの機能モード