

# SN74AVC1T45、1ビットデュアル電源バストランシーバ、可変電圧変換設定、3ステート出力

## 1 特長

- テキサス・インスツルメンツの NanoFree™ パッケージで供給
- 完全に構成可能なデュアルレール設計により、1.2V ~3.6V の電源電圧の全範囲にわたって各ポートが動作可能
- $V_{CC}$  絶縁機能: いずれかの  $V_{CC}$  入力が GND レベルになると、両方のポートがハイインピーダンス状態に移行
- $V_{CCA}$  を基準とする DIR 入力回路
- 3.3V で  $\pm 12mA$  の出力駆動能力
- I/O は 4.6V 許容です
- $I_{off}$  により部分的パワーダウン モードでの動作をサポート
- 最大データレート(標準値)
  - 500Mbps (1.8V から 3.3V への変換)
  - 320Mbps (<1.8V から 3.3V への変換)
  - 320Mbps (2.5V または 1.8V への変換)
  - 280Mbps (1.5V への変換)
  - 240Mbps (1.2V への変換)
- JESD 78、Class II 準拠で 100mA 超のラッチアップ性能
- JESD 22 を上回る ESD 保護
  - $\pm 2000V$ 、人体モデル (A114-A)
  - 200V、マシン モデル (A115-A)
  - $\pm 1000V$ 、デバイス帶電モデル (C101)

## 2 アプリケーション

- パーソナル エレクトロニクス
- 産業用
- エンタープライズ
- テレコム

## 3 概要

この 1ビット非反転バストランシーバは、設定可能な 2 本の独立した電源レールを使用します。本 SN74AVC1T45 は最低 1.2V の  $V_{CCA}/V_{CCB}$  で動作します。

A ポートは  $V_{CCA}$  に追従するように設計されています。 $V_{CCA}$  ピンには、1.2V~3.6V の電源電圧を入力できます。

す。B ポートは、 $V_{CCB}$  に追従する設計になっています。 $V_{CCB}$  ピンには、1.2V~3.6V の電源電圧を入力できます。これにより、1.2V、1.5V、1.8V、2.5V、3.3V の任意の電圧ノード間での自在な低電圧双方向変換が可能です。

SN74AVC1T45 は、2 つのデータバス間の非同期通信用に設計されています。方向制御 (DIR) 入力のロジックレベルにより、B ポート出力と A ポート出力のどちらかがアクティブになります。本デバイスは、B ポート出力をアクティブにした場合、A バスから B バスにデータを送信し、A ポート出力をアクティブにした場合、B バスから A バスにデータを送信します。A ポートと B ポートの入力回路はどちらも常にアクティブであるため、 $I_{CC}$  と  $I_{CCZ}$  が流れすぎないように、論理 High または Low レベルを印加する必要があります。

SN74AVC1T45 は、DIR 入力が  $V_{CCA}$  によって給電されるように設計されています。

このデバイスは、 $I_{off}$  を使用する部分的パワーダウン アプリケーション用の動作が完全に規定されています。 $I_{off}$  回路で出力をディセーブルすることにより、電源切断時にデバイスに電流が逆流して損傷するのを回避できます。

$V_{CC}$  絶縁機能は、いずれかの  $V_{CC}$  入力が GND レベルになると、両方のポートがハイインピーダンス状態になるよう設計されています。

NanoFree パッケージ技術は IC パッケージの概念における主要なブレークスルーであり、ダイをパッケージとして使用します。

### パッケージ情報


部品番号	パッケージ <sup>(1)</sup>	パッケージ サイズ <sup>(2)</sup>
SN74AVC1T45	DCK (SOT, 6)	2mm × 2.1mm
	DBV (SOT-23, 6)	2.9mm × 2.8mm
	DRL (SOT-5X3, 6)	1.6mm × 1.6mm
	YZP (DSBGA, 6)	1.75mm × 1.25mm

(1) 詳細については、[セクション 11](#) を参照してください。

(2) パッケージ サイズ(長さ × 幅)は公称値であり、該当する場合はピンも含まれます。



このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール(機械翻訳)を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、[ti.com](http://ti.com) で必ず最新の英語版をご参照くださいますようお願いいたします。



論理図 (正論理)

## 目次

1 特長	1	7 詳細説明	17
2 アプリケーション	1	7.1 概要	17
3 概要	1	7.2 機能ブロック図	17
4 ピン構成および機能	4	7.3 機能説明	17
5 仕様	6	7.4 デバイスの機能モード	17
5.1 絶対最大定格	6	8 アプリケーションと実装	18
5.2 ESD 定格	6	8.1 アプリケーション情報	18
5.3 推奨動作条件	7	8.2 代表的なアプリケーション	18
5.4 熱に関する情報	8	8.3 電源に関する推奨事項	21
5.5 電気的特性	8	8.4 レイアウト	21
5.6 スイッチング特性、 $V_{CCA} = 1.2V$	9	9 デバイスおよびドキュメントのサポート	23
5.7 スイッチング特性、 $V_{CCA} = 1.5 \pm 0.1 V$	9	9.1 ドキュメントの更新通知を受け取る方法	23
5.8 スイッチング特性、 $V_{CCA} = 1.8 \pm 0.15 V$	11	9.2 サポート・リソース	23
5.9 スイッチング特性、 $V_{CCA} = 2.5 \pm 0.2 V$	11	9.3 商標	23
5.10 スイッチング特性、 $V_{CCA} = 3.3 \pm 0.3 V$	12	9.4 静電気放電に関する注意事項	23
5.11 動作特性	12	9.5 用語集	23
5.12 代表的特性	13	10 改訂履歴	24
6 パラメータ測定情報	16	11 メカニカル、パッケージ、および注文情報	24

## 4 ピン構成および機能




図 4-1. DBV パッケージ、  
6 ピン SOT-23 (上面図)




図 4-2. DCK パッケージ、6 ピン SOT-SC70  
(上面図)




図 4-3. DRL パッケージ、6 ピン SOT-5X3 (上面図)

寸法については、[セクション 11](#) の機械的な図を参照してください。

表 4-1. ピンの機能

ピン		タイプ <sup>(1)</sup>	説明
名称	番号		
V <sub>CCA</sub>	1	P	A ポートの電源電圧。1.2V ≤ V <sub>CCA</sub> ≤ 3.6V
GND	2	G	グランド
A	3	I/O	入力 / 出力 A。V <sub>CCA</sub> を基準とする。
B	4	I/O	入力 / 出力 B。V <sub>CCB</sub> を基準とする。
DIR	5	I	方向制御信号
V <sub>CCB</sub>	6	P	B ポートの電源電圧。1.2V ≤ V <sub>CCB</sub> ≤ 3.6V

(1) I = 入力、O = 出力、P = 電源、G = グランド




図 4-4. YZP パッケージ、  
6 ピン DSBGA (底面図)

凡例	
電源	入力または出力
グランド	入力

表 4-2. ピンの機能

ピン		タイプ <sup>(1)</sup>	説明
番号	名称		
A1	V <sub>CCA</sub>	P	A ポートの電源電圧。1.2V ≤ V <sub>CCA</sub> ≤ 3.6V
A2	V <sub>CCB</sub>	P	B ポートの電源電圧。1.2V ≤ V <sub>CCB</sub> ≤ 3.6V
B1	GND	G	グランド
B2	DIR	I	方向制御信号
C1	A	I/O	入力 / 出力 A。V <sub>CCA</sub> を基準とする。
C2	B	I/O	入力 / 出力 B。V <sub>CCB</sub> を基準とする。

(1) I = 入力、O = 出力、P = 電源、G = グランド

## 5 仕様

### 5.1 絶対最大定格

自由空気での動作温度範囲内 (特に記述のない限り)<sup>(1)</sup>

			最小値	最大値	単位
$V_{CCA}$	電源電圧 A		-0.5	4.6	V
$V_{CCB}$	電源電圧 B		-0.5	4.6	V
$V_I$	入力電圧 <sup>(2)</sup>	I/O ポート (A ポート)	-0.5	4.6	V
		I/O ポート (B ポート)	-0.5	4.6	
		制御入力	-0.5	4.6	
$V_O$	ハイインピーダンスまたは電源オフ状態で出力に印加される電圧 <sup>(2)</sup>	A ポート	-0.5	4.6	V
		B ポート	-0.5	4.6	
$V_O$	High または Low 状態の任意の出力に印加される電圧 <sup>(2) (3)</sup>	A ポート	-0.5 $V_{CCA}$ + 0.5		V
		B ポート	-0.5 $V_{CCB}$ + 0.5		
$I_{IK}$	入力クランプ電流	$V_I < 0$		-50	mA
$I_{OK}$	出力クランプ電流	$V_O < 0$		-50	mA
$I_O$	連続出力電流		-50	50	mA
	$V_{CCA}$ 、 $V_{CCB}$ 、または GND を流れる連続電流		-100	100	mA
$T_j$	接合部温度			150	°C
$T_{stg}$	保存温度		-65	150	°C

- (1) 「絶対最大定格」を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これはストレスの定格のみについての話で、絶対最大定格において、またはこのデータシートの「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。「推奨動作条件」に記載されている制限を超えた状態に晒されることにより、デバイスの信頼性に影響を及ぼす可能性があります。
- (2) 入力電流と出力電流の定格を順守しても、入力電圧と出力の負電圧の定格を超えることがあります。
- (3) 出力電流の定格を順守しても、出力の正電圧の定格を最大 6.5V 超過することがあります。

### 5.2 ESD 定格

			値	単位
$V_{(ESD)}$	静電放電	人体モデル (HBM) ANSI/ESDA/JEDEC JS-001 準拠 <sup>(1)</sup>	±2000	V
		荷電デバイス モデル (CDM)、JEDEC 仕様 JESD22-C101 準拠 <sup>(2)</sup>	±1000	V
		マシン モデル、A115-A に準拠	200	V

- (1) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。
- (2) JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。

### 5.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り) (1) (2) (3)

			$V_{CCI}$	$V_{CCO}$	最小値	最大値	単位
$V_{CCA}$	電源電圧 A				1.2	3.6	V
$V_{CCB}$	電源電圧 B				1.2	3.6	
$V_{IH}$	High レベル入力電圧	データ入力	1.2V ~ 1.95V		$V_{CCI} \times 0.65$		V
			1.95V ~ 2.7V		1.6		V
			2.7V ~ 3.6V		2		V
$V_{IL}$	Low レベル入力電圧	データ入力	1.2V ~ 1.95V			$V_{CCI} \times 0.35$	V
			1.95V ~ 2.7V			0.7	V
			2.7V ~ 3.6V			0.8	V
$V_{IH}$	High レベル入力電圧	制御入力 ( $V_{CCA}$ を基準とする)	1.2V ~ 1.95V		$V_{CCA} \times 0.65$		V
			1.95V ~ 2.7V		1.6		
			2.7V ~ 3.6V		2		
$V_{IL}$	Low レベル入力電圧	制御入力 ( $V_{CCA}$ を基準とする)	1.2V ~ 1.95V			$V_{CCA} \times 0.35$	V
			1.95V ~ 2.7V			0.7	
			2.7V ~ 3.6V			0.8	
$V_I$	入力電圧 (3)				0	3.6	V
$V_O$	出力電圧	アクティブ状態			0	$V_{CCO}$	V
		3 ステート			0	3.6	
$I_{OH}$	High レベル出力電流		1.2V			-3	mA
			1.4V ~ 1.6V			-6	
			1.65V ~ 1.95V			-8	
			2.3V ~ 2.7V			-9	
			3V ~ 3.6V			-12	
$I_{OL}$	Low レベル出力電流		1.2V			3	mA
			1.4V ~ 1.6V			6	
			1.65V ~ 1.95V			8	
			2.3V ~ 2.7V			9	
			3V ~ 3.6V			12	
$\Delta t/\Delta v$	入力遷移の立ち上がり時間と立ち下がり時間					5	ns/V
$T_A$	外気温度での動作時				-40	85	°C

(1)  $V_{CCI}$  は入力ポートに関連付けられた  $V_{CC}$  です。

(2)  $V_{CCO}$  は出力ポートに関連付けられた  $V_{CC}$  です。

(3) このデバイスのすべての制御入力とデータ I/O には、デバイスへの外部接続が未定義の場合に配線がオープンにならないように弱いプルダウンが搭載されています。この弱いプルダウンからの入力リーク電流は、「電気的特性」に記載された  $I_I$  の仕様によって定義されます。

## 5.4 热に関する情報

热評価基準 <sup>(1)</sup>		SN74AVC1T45				単位
		DBV (SOT-23)	DCK (SOT-SC70)	DRL (SOT-5X3)	YZP (DSBGA)	
		6 ピン	6 ピン	6 ピン	6 ピン	
$R_{\theta JA}$	接合部から周囲への热抵抗	183.4	211.4	236.2	130	°C/W
$R_{\theta JC(\text{top})}$	接合部からケース(上面)への热抵抗	102.5	145.2	135.2	54	
$R_{\theta JB}$	接合部から基板への热抵抗	63.7	65.7	111.7	51	
$Y_{JT}$	接合部から上面への特性パラメータ	39.5	47.0	16.5	1	
$Y_{JB}$	接合部から基板への特性パラメータ	63.4	65.4	111	50	
$R_{\theta JC(\text{bottom})}$	接合部からケース(底面)への热抵抗	該当なし	該当なし	該当なし	該当なし	

(1) 従来および最新の热評価基準の詳細については、『半導体およびIC パッケージの热評価基準』アプリケーション ノートを参照してください。

## 5.5 電気的特性

自由気流での動作温度範囲内 (特に記述のない限り)<sup>(1) (2)</sup>

パラメータ		テスト条件		$V_{CCA}$	$V_{CCB}$	外気温度での動作時 ( $T_A$ )				単位	
						25°C		-40°C ~ 85°C			
						最小値	標準値	最大値	最小値		
$V_{OH}$	$I_{OH} = -100\mu A$ $I_{OH} = -3mA$ $I_{OH} = -6mA$ $I_{OH} = -8mA$ $I_{OH} = -9mA$ $I_{OH} = -12mA$	$V_I = V_{IH}$	1.2V ~ 3.6V	1.2V ~ 3.6V					$V_{CCO} - 0.2$	V	
			1.2V	1.2V			0.95				
			1.4V	1.4V				1.05			
			1.65V	1.65V				1.2			
			2.3V	2.3V				1.75			
			3V	3V				2.3			
$V_{OL}$	$I_{OL} = 100\mu A$ $I_{OL} = 3mA$ $I_{OL} = 6mA$ $I_{OL} = 8mA$ $I_{OL} = 9mA$ $I_{OL} = 12mA$	$V_I = V_{IL}$	1.2V ~ 3.6V	1.2V ~ 3.6V					0.2	V	
			1.2V	1.2V			0.15				
			1.4V	1.4V				0.35			
			1.65V	1.65V				0.45			
			2.3V	2.3V				0.55			
			3V	3V				0.7			
$I_I$	DIR	$V_I = V_{CCA}$ または GND	1.2V ~ 3.6V	1.2V ~ 3.6V	-0.25	$\pm 0.025$	0.25	-1	1	μA	
$I_{off}$	A ポート	$V_I$ または $V_O = 0V \sim 3.6V$	0V	0V ~ 3.6V	-1	$\pm 0.1$	1	-5	5	μA	
	B ポート		0V	0V	-1	$\pm 0.1$	1	-5	5		
$I_{OZ}$	B ポート	$V_I$ または $V_O = 0V \sim 3.6V$	0V	3.6V	-2.5	$\pm 0.5$	2.5	-5	5	μA	
	A ポート		3.6V	0V	-2.5	$\pm 0.5$	2.5	-5	5		
$I_{CCA}$	$V_I = V_{CCI}$ または GND	$I_O = 0$	1.2V ~ 3.6V	1.2V ~ 3.6V					10	μA	
			0V	3.6V					-2		
			3.6V	0V					10		
$I_{CCB}$	$V_I = V_{CCI}$ または GND	$I_O = 0$	1.2V ~ 3.6V	1.2V ~ 3.6V					10	μA	
			0V	3.6V					10		
			3.6V	0V					-2		
$I_{CCA} + I_{CCB}$		$V_I = V_{CCI}$ または GND	$I_O = 0$	1.2V ~ 3.6V	1.2V ~ 3.6V				20	μA	

自由気流での動作温度範囲内 (特に記述のない限り)<sup>(1) (2)</sup>

パラメータ		テスト条件		V <sub>CCA</sub>	V <sub>CCB</sub>	外気温度での動作時 (T <sub>A</sub> )					単位	
						25°C		-40°C ~ 85°C				
						最小値	標準値	最大値	最小値	標準値		
C <sub>i</sub>	制御入力	V <sub>I</sub> = 3.3 V または GND		3.3V	3.3V		2.5				pF	
C <sub>io</sub>	A または B ポート	V <sub>O</sub> = 3.3V または GND		3.3V	3.3V		6				pF	

(1) V<sub>CCI</sub> は入力ポートに関連付けられた V<sub>CC</sub> です。

(2) V<sub>CCO</sub> は出力ポートに関連付けられた V<sub>CC</sub> です。

## 5.6 スイッチング特性、V<sub>CCA</sub> = 1.2V

自由気流での推奨動作温度範囲内、V<sub>CCA</sub> = 1.2V (図 6-1 を参照)

パラメータ	送信元	送信先	B ポート電源電圧 (V <sub>CCB</sub> )					単位
			1.2V	1.5V	1.8V	2.5V	3.3V	
			標準値	標準値	標準値	標準値	標準値	
t <sub>PLH</sub>	A	B	3.3	2.7	2.4	2.3	2.4	ns
t <sub>PHL</sub>			3.3	2.7	2.4	2.3	2.4	
t <sub>PLH</sub>	B	A	3.3	3.1	2.9	2.8	2.7	ns
t <sub>PHL</sub>			3.3	3.1	2.9	2.8	2.7	
t <sub>PHZ</sub>	DIR	A	5.1	5.2	5.3	5.2	3.7	ns
t <sub>PLZ</sub>			5.1	5.2	5.3	5.2	3.7	
t <sub>PHZ</sub>	DIR	B	5.3	4.3	4	3.3	3.7	ns
t <sub>PLZ</sub>			5.3	4.3	4	3.3	3.7	
t <sub>PZH</sub> <sup>(1)</sup>	DIR	A	8.6	7.3	6.8	6.1	6.4	ns
t <sub>PZL</sub> <sup>(1)</sup>			8.6	7.3	6.8	6.1	6.4	
t <sub>PZH</sub> <sup>(1)</sup>	DIR	B	8.3	7.8	7.7	7.5	5.8	ns
t <sub>PZL</sub> <sup>(1)</sup>			8.3	7.8	7.7	7.5	5.8	

(1) イネーブル時間は、セクション 8.1.1 に示す式を使用して計算された値です。

## 5.7 スイッチング特性、V<sub>CCA</sub> = 1.5 ± 0.1 V

自由気流での推奨動作温度範囲内、V<sub>CCA</sub> = 1.5V ± 0.1V (図 6-1 を参照)

パラメータ	送信元	送信先	B ポート電源電圧 (V <sub>CCB</sub> )								単位	
			1.2V		1.5 ± 0.1V		1.8 ± 0.15V		2.5 ± 0.2V		3.3 ± 0.3V	
			最小値	標準値	最大値	最小値	標準値	最大値	最小値	標準値	最大値	
t <sub>PLH</sub>	A	B	2.9	0.7	5.6	0.6	5.2	0.5	4.2	0.5	3.8	ns
t <sub>PHL</sub>			2.9	0.7	5.6	0.6	5.2	0.5	4.2	0.5	3.8	
t <sub>PLH</sub>	B	A	2.6	0.6	5.5	0.4	5.3	0.3	4.9	0.3	4.8	ns
t <sub>PHL</sub>			2.6	0.6	5.5	0.4	5.3	0.3	4.9	0.3	4.8	
t <sub>PHZ</sub>	DIR	A	3.8	1.6	6.7	1.5	6.8	0.3	6.9	0.9	6.9	ns
t <sub>PLZ</sub>			3.8	1.6	6.7	1.5	6.8	0.3	6.9	0.9	6.9	
t <sub>PHZ</sub>	DIR	B	5.1	1.8	8.1	1.6	7.1	1.1	4.7	1.4	4.5	ns
t <sub>PLZ</sub>			5.1	1.8	8.1	1.6	7.1	1.1	4.7	1.4	4.5	

自由気流での推奨動作温度範囲内、 $V_{CCA} = 1.5V \pm 0.1V$  (図 6-1 を参照)

パラメータ	送信元	送信先	B ポート電源電圧 ( $V_{CCB}$ )										単位		
			1.2V			1.5 ± 0.1V			1.8 ± 0.15V			2.5 ± 0.2V			
			最小値	標準値	最大値	最小値	標準値	最大値	最小値	標準値	最大値	最小値	標準値	最大値	
$t_{PZH}$ <sup>(1)</sup>	DIR	A	7.7			13.6			12.4			9.6		9.3	ns
$t_{PZL}$ <sup>(1)</sup>			7.7			13.6			12.4			9.6		9.3	
$t_{PZH}$ <sup>(1)</sup>		B	6.7			12.3			12			11.1		10.7	
$t_{PZL}$ <sup>(1)</sup>			6.7			12.3			12			11.1		10.7	

(1) イネーブル時間は、セクション 8.1.1 に示す式を使用して計算された値です。

## 5.8 スイッチング特性、 $V_{CCA} = 1.8 \pm 0.15 \text{ V}$

自由気流での推奨動作温度範囲内、 $V_{CCA} = 1.8\text{V} \pm 0.15\text{V}$  (図 6-1 を参照)

パラメータ	送信元	送信先	B ポート電源電圧 ( $V_{CCB}$ )										単位		
			1.2V			1.5 ± 0.1V			1.8 ± 0.15V			2.5 ± 0.2V			
			最小値	標準値	最大値	最小値	標準値	最大値	最小値	標準値	最大値	最小値	標準値	最大値	
$t_{PLH}$	A	B	2.7	0.6	5.3	0.5	5	0.4	3.9	0.4	3.4	ns	ns	ns	
$t_{PHL}$			2.7	0.6	5.3	0.5	5	0.4	3.9	0.4	3.4				
$t_{PLH}$	B	A	2.3	0.5	5.2	0.4	5	0.3	4.6	0.2	4.4	ns	ns	ns	
$t_{PHL}$			2.3	0.5	5.2	0.4	5	0.3	4.6	0.2	4.4				
$t_{PHZ}$	DIR	A	3.8	1.6	5.9	1.6	5.9	1.6	5.9	0.5	6	ns	ns	ns	
$t_{PLZ}$			3.8	1.6	5.9	1.6	5.9	1.6	5.9	0.5	6				
$t_{PHZ}$	DIR	B	5	1.8	7.7	1.4	6.8	1	4.4	1.4	5.3	ns	ns	ns	
$t_{PLZ}$			5	1.8	7.7	1.4	6.8	1	4.4	1.4	5.3				
$t_{PZH}$ (1)	DIR	A	7.3		12.9		11.8		9		8.7	ns	ns	ns	
$t_{PZL}$ (1)			7.3		12.9		11.8		9		8.7				
$t_{PZH}$ (1)	DIR	B	6.5		11.2		10.9		9.8		9.4	ns	ns	ns	
$t_{PZL}$ (1)			6.5		11.2		10.9		9.8		9.4				

(1) イネーブル時間は、セクション 8.1.1 に示す式を使用して計算された値です。

## 5.9 スイッチング特性、 $V_{CCA} = 2.5 \pm 0.2 \text{ V}$

自由気流での推奨動作温度範囲内、 $V_{CCA} = 2.5\text{V} \pm 0.2\text{V}$  (図 6-1 を参照)

パラメータ	送信元	送信先	B ポート電源電圧 ( $V_{CCB}$ )										単位		
			1.2V			1.5 ± 0.1V			1.8 ± 0.15V			2.5 ± 0.2V			
			最小値	標準値	最大値	最小値	標準値	最大値	最小値	標準値	最大値	最小値	標準値	最大値	
$t_{PLH}$	A	B	2.6	0.5	4.9	0.4	4.6	0.3	3.4	0.3	3	ns	ns	ns	
$t_{PHL}$			2.6	0.5	4.9	0.4	4.6	0.3	3.4	0.3	3				
$t_{PLH}$	B	A	2.2	0.4	4.2	0.3	3.8	0.2	3.4	0.2	3.3	ns	ns	ns	
$t_{PHL}$			2.2	0.4	4.2	0.3	3.8	0.2	3.4	0.2	3.3				
$t_{PHZ}$	DIR	A	2.8	0.3	3.8	0.8	3.8	0.4	3.8	0.5	3.8	ns	ns	ns	
$t_{PLZ}$			2.8	0.3	3.8	0.8	3.8	0.4	3.8	0.5	3.8				
$t_{PHZ}$	DIR	B	4.9	2	7.6	1.5	6.5	0.6	4.1	1	4	ns	ns	ns	
$t_{PLZ}$			4.9	2	7.6	1.5	6.5	0.6	4.1	1	4				
$t_{PZH}$ (1)	DIR	A	7.1		11.8		10.3		7.5		7.3	ns	ns	ns	
$t_{PZL}$ (1)			7.1		11.8		10.3		7.5		7.3				
$t_{PZH}$ (1)	DIR	B	5.4		8.6		8.1		7		6.6	ns	ns	ns	
$t_{PZL}$ (1)			5.4		8.6		8.1		7		6.6				

(1) イネーブル時間は、セクション 8.1.1 に示す式を使用して計算された値です。

## 5.10 スイッチング特性、 $V_{CCA} = 3.3 \pm 0.3$ V

自由気流での推奨動作温度範囲内、 $V_{CCA} = 3.3V \pm 0.3V$  (図 6-1 を参照)

パラメータ	送信元	送信先	B ポート電源電圧 ( $V_{CCB}$ )									単位			
			1.2V			1.5 ± 0.1V			1.8 ± 0.15V			2.5 ± 0.2V			
			最小値	標準値	最大値	最小値	標準値	最大値	最小値	標準値	最大値	最小値	標準値	最大値	
$t_{PLH}$	A	B	2.6	0.4	4.7	0.3	4.4	0.2	3.3	0.2	2.8	ns			
$t_{PHL}$			2.6	0.4	4.7	0.3	4.4	0.2	3.3	0.2	2.8				
$t_{PLH}$	B	A	2.2	0.4	3.8	0.3	3.4	0.2	3	0.1	2.8	ns			
$t_{PHL}$			2.2	0.4	3.8	0.3	3.4	0.2	3	0.1	2.8				
$t_{PHZ}$	DIR	A	3.1	1.3	4.3	1.3	4.3	1.3	4.3	1.3	4.3	ns			
$t_{PLZ}$			3.1	1.3	4.3	1.3	4.3	1.3	4.3	1.3	4.3				
$t_{PHZ}$	DIR	B	4	0.7	7.4	0.6	6.5	0.7	4	1.5	4.9	ns			
$t_{PLZ}$			4	0.7	7.4	0.6	6.5	0.7	4	1.5	4.9				
$t_{PZH}$ (1)	DIR	A	6.2		11.2		9.9		7		6.7	ns			
$t_{PZL}$ (1)			6.2		11.2		9.9		7		6.7				
$t_{PZH}$ (1)	DIR	B	5.7		8.9		8.5		7.2		6.8	ns			
$t_{PZL}$ (1)			5.7		8.9		8.5		7.2		6.8				

(1) イネーブル時間は、[セクション 8.1.1](#) に示す式を使用して計算された値です。

## 5.11 動作特性

$T_A = 25^\circ\text{C}$

パラメータ	テスト条件	B ポート電源電圧 ( $V_{CCB}$ )					単位		
		1.2V		1.5V		2.5V			
		標準値	標準値	標準値	標準値	標準値			
$C_{pdA}$ (1)	A ポート入力、 B ポート出力	$C_L = 0\text{pF}$ 、 $f = 10\text{MHz}$ 、 $t_r = t_f = 1\text{ns}$	3	3	3	3	4	pF	
	A ポート入力、 B ポート出力		13	13	14	15	15		
$C_{pdB}$ (1)	A ポート入力、 B ポート出力	$C_L = 0\text{pF}$ 、 $f = 10\text{MHz}$ 、 $t_r = t_f = 1\text{ns}$	13	13	14	15	15	pF	
	A ポート入力、 B ポート出力		3	3	3	3	3		

(1) トランシーバあたりの電力散逸容量。

## 5.12 代表的特性




図 5-1. High から Low  
への標準的な伝搬遅延 (A から B) と負荷容量との関係、  
 $T_A = 25^\circ\text{C}$ 、 $V_{CCA} = 1.2\text{V}$




図 5-2. Low から High  
への標準的な伝搬遅延 (A から B) と負荷容量との関係、  
 $T_A = 25^\circ\text{C}$ 、 $V_{CCA} = 1.2\text{V}$




図 5-3. High から Low  
への標準的な伝搬遅延 (A から B) と負荷容量との関係、  
 $T_A = 25^\circ\text{C}$ 、 $V_{CCA} = 1.5\text{V}$






図 5-4. Low から High  
への標準的な伝搬遅延 (A から B) と負荷容量との関係、  
 $T_A = 25^\circ\text{C}$ 、 $V_{CCA} = 1.5\text{V}$


## 5.12 代表的特性 (続き)



## 5.12 代表的特性 (続き)






## 6 パラメータ測定情報



TEST	S1
$t_{pd}$	Open
$t_{PLZ}/t_{PZL}$	$2 \times V_{CCO}$
$t_{PHZ}/t_{PZH}$	GND

LOAD CIRCUIT

$V_{CCO}$	$C_L$	$R_L$	$V_{TP}$
1.2 V	15 pF	2 kW	0.1 V
$1.5 V \pm 0.1 V$	15 pF	2 kW	0.1 V
$1.8 V \pm 0.15 V$	15 pF	2 kW	0.15 V
$2.5 V \pm 0.2 V$	15 pF	2 kW	0.15 V
$3.3 V \pm 0.3 V$	15 pF	2 kW	0.3 V

VOLTAGE WAVEFORMS  
PROPAGATION DELAY TIMESVOLTAGE WAVEFORMS  
PULSE DURATIONVOLTAGE WAVEFORMS  
ENABLE AND DISABLE TIMES

- NOTES: A.  $C_L$  includes probe and jig capacitance.  
 B. Waveform 1 is for an output with internal conditions such that the output is low except when disabled by the output control. Waveform 2 is for an output with internal conditions such that the output is high, except when disabled by the output control.  
 C. All input pulses are supplied by generators having the following characteristics: PRR = 10 MHz,  $Z_O = 50 \Omega$ ,  $dv/dt \geq 1 \text{ V/ns}$ .  
 D. The outputs are measured one at a time, with one transition per measurement.  
 E.  $t_{PLZ}$  and  $t_{PHZ}$  are the same as  $t_{dis}$ .  
 F.  $t_{PLZ}$  and  $t_{PZH}$  are the same as  $t_{en}$ .  
 G.  $t_{PLH}$  and  $t_{PHL}$  are the same as  $t_{pd}$ .  
 H.  $V_{CCI}$  is the  $V_{CC}$  associated with the input port.  
 I.  $V_{CCO}$  is the  $V_{CC}$  associated with the output port.


図 6-1. 負荷回路および電圧波形

## 7 詳細説明

### 7.1 概要

SN74AVC1T45 は、シングル ビット、デュアル ビット、非反転電圧レベル変換デバイスです。 $V_{CCA}$  はピン A と方向制御ピンをサポートし、 $V_{CCB}$  はピン B をサポートしています。A ポートは 1.2V ~ 3.6V の範囲の I/O 電圧に対応し、B ポートは 1.2V ~ 3.6V の範囲の I/O 電圧に対応しています。DIR が High のときは A から B へデータが転送され、DIR が Low のときは B から A へデータが転送されます。

### 7.2 機能ブロック図



### 7.3 機能説明

#### 7.3.1 完全に構成可能

完全に構成可能なデュアル レール設計により、1.2V ~ 3.6V の電源電圧の全範囲にわたって各ポートが動作可能です。 $V_{CCA}$  と  $V_{CCB}$  はどちらにも 1.2V ~ 3.6V の任意の電圧を供給できるため、このデバイスは任意の電圧ノード間 (1.2V、1.8V、2.5V、3.3V) での変換に適しています。

#### 7.3.2 高速変換をサポート

SN74AVC1T45 は、高データ レートのアプリケーションをサポートできます。信号が 1.8V から 3.3V に変換される場合、変換される信号のデータ レートは最大 500Mbps になります。

#### 7.3.3 $I_{off}$ により部分的パワーダウン モード動作をサポート

$I_{off}$  は、デバイスが部分的パワーダウン モードに入った際に I/O 出力回路を無効にすることで、電流の逆流を防止します。

### 7.4 デバイスの機能モード

表 7-1. 機能表

入力 DIR <sup>(1)</sup>	動作
L	B データを A バスへ
H	A データを B バスへ

(1) データ I/O の入力回路は常にアクティブです。

## 8 アプリケーションと実装

### 注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

### 8.1 アプリケーション情報

SN74AVC1T45 デバイスは、デバイスのインターフェイス用レベル変換アプリケーションや相互に異なるインターフェイス電圧で動作するシステム間で使用することができます。デバイスが信号を 1.8V から 3.3V に変換すると、最大データレートは 500Mbps まで可能になります。

#### 8.1.1 イネーブル時間

以下の式を使用して、SN74AVC1T45 のイネーブル時間を計算します。

- $t_{PZH} (\text{DIR から A}) = t_{PLZ} (\text{DIR から B}) + t_{PLH} (\text{B から A})$
- $t_{PZL} (\text{DIR から A}) = t_{PHZ} (\text{DIR から B}) + t_{PHL} (\text{B から A})$
- $t_{PZH} (\text{DIR から B}) = t_{PLZ} (\text{DIR から A}) + t_{PLH} (\text{A から B})$
- $t_{PZL} (\text{DIR から B}) = t_{PHZ} (\text{DIR から A}) + t_{PHL} (\text{A から B})$

双方向アプリケーションでは、これらのイネーブル時間から、DIR ビットが切り替わってから出力が得られるまでの遅延の最大値が得られます。たとえば SN74AVC1T45、が最初に A から B に送信しており、その後に DIR ビットが切り替わる場合、デバイスの B ポートはそれが入力として指定される前に無効化する必要があります。B ポートがディセーブルになると、このポートに印加されていた入力信号は、指定の伝搬遅延を経過した後に対応する A ポートで確認できるようになります。

### 8.2 代表的なアプリケーション

#### 8.2.1 単方向ロジック レベルシフト アプリケーション

図 8-1 に、単方向ロジック レベルシフト アプリケーションで使われている SN74AVC1T45 の例を示します。




図 8-1. 単方向ロジック レベルシフト アプリケーション

ピン	名称	機能	説明
1	$V_{CCA}$	$V_{CC1}$	SYSTEM-1 の電源電圧 (1.2V~3.6V)
2	GND	GND	デバイス GND
3	A	OUT	出力レベルは $V_{CC1}$ 電圧に依存します。
4	B	IN	入力スレッショルド値は $V_{CC2}$ 電圧に依存します。
5	DIR	DIR	GND (Low レベル) は、B ポートから A ポートへの方向を意味します。
6	$V_{CCB}$	$V_{CC2}$	SYSTEM-2 の電源電圧 (1.2V~3.6V)

### 8.2.1.1 設計要件

この設計例では、表 8-1 に記載されているパラメータを使用します。

表 8-1. 設計パラメータ

設計パラメータ	例の値
入力電圧範囲	1.2V ~ 3.6V
出力電圧範囲	1.2V ~ 3.6V

### 8.2.1.2 詳細な設計手順

設計プロセスを開始するには、以下を決定する必要があります。

- 入力電圧範囲
  - SN74AVC1T45 デバイスを駆動しているデバイスの電源電圧を使用して、入力電圧範囲を決定します。有効なロジック High の場合、値は入力ポートの VIH を超えている必要があります。有効なロジック Low の場合、値は入力ポートの VIL 未満である必要があります。
- 出力電圧範囲
  - SN74AVC1T45 デバイスが駆動しているデバイスの電源電圧を使用して、出力電圧範囲を決定します。

### 8.2.1.3 アプリケーション曲線




図 8-2. 2.5MHz での昇圧変換 (1.2V→3.3V)

### 8.2.2 双方向ロジック レベルシフト アプリケーション

図 8-3 に、双方向ロジック レベルシフト アプリケーションで使われている SN74AVC1T45 を示します。SN74AVC1T45 には出力イネーブル (OE) ピンがないため、システム設計者は、方向を変更するときに SYSTEM-1 と SYSTEM-2 の間でバス競合が発生しないように注意する必要があります。




図 8-3. 双方向ロジック レベルシフト アプリケーション

以下の表に、SYSTEM-1 から SYSTEM-2 へ、次に SYSTEM-2 から SYSTEM-1 へのデータ転送を示します。

表 8-2. データ転送 : SYSTEM-1 および SYSTEM-2

状態	DIR CTRL	I/O-1	I/O-2	説明
1	H	出力	入力	SYSTEM-1 のデータから SYSTEM-2 へ
2	H	ハイインピーダンス	ハイインピーダンス	SYSTEM-2 は SYSTEM-1 にデータを送信する準備をしています。I/O-1 と I/O-2 は無効化されています。バスラインの状態は、プルアップまたはプルダウンによって異なります。 <sup>(1)</sup>
3	L	ハイインピーダンス	ハイインピーダンス	DIR ビットが反転します。I/O-1 と I/O-2 は引き続き無効化されています。バスラインの状態は、プルアップまたはプルダウンによって異なります。 <sup>(1)</sup>
4	L	入力	出力	SYSTEM-2 のデータから SYSTEM-1 へ

(1) SYSTEM-1 と SYSTEM-2 は同じ条件 (たとえば、両方プルアップまたは両方プルダウン) を使用する必要があります。

#### 8.2.2.1 設計要件

セクション 8.2.1.1 を参照してください。

#### 8.2.2.2 詳細な設計手順

セクション 8.2.1.2 を参照してください。

### 8.2.2.3 アプリケーション曲線




図 8-4. 2.5MHz での昇圧変換 (1.2V→3.3V)

## 8.3 電源に関する推奨事項

この SN74AVC1T45 デバイスは、2 つの個別の構成可能な電源レール  $V_{CCA}$  と  $V_{CCB}$  を使用します。 $V_{CCA}$  には 1.2V ～ 3.6V の電源電圧を入力でき、 $V_{CCB}$  には 1.2V ～ 3.6V の電源電圧を入力できます。A ポートと B ポートはそれぞれ  $V_{CCA}$  と  $V_{CCB}$  を追従するように設計されており、1.2V、1.5V、1.8V、および 3.3V の電圧ノード間の低電圧の双方向変換を可能にします。

### 8.3.1 パワーアップに関する検討事項

過剰な電源電流、バスの競合、発振、その他の異常を避けるため、適切なパワーアップ シーケンスに必ず従う必要があります。上記の電源投入時の問題を防止するため、次の注意事項に従ってください。

1. 何らかの電源電圧を印加する前に、グランドを接続します。
2.  $V_{CCA}$  をパワーアップします。
3.  $V_{CCB}$  は、 $V_{CCA}$  と一緒に、または  $V_{CCA}$  の後に立ち上げることができます。

表 8-3. 総合静的消費電力 (標準値) ( $I_{CCA} + I_{CCB}$ )

$V_{CCB}$	$V_{CCA}$						単位
	0V	1.2V	1.5V	1.8V	2.5V	3.3V	
0V	0	<0.5	<0.5	<0.5	<0.5	<0.5	
1.2V	<0.5	<1	<1	<1	<1	1	
1.5V	<0.5	<1	<1	<1	<1	1	
1.8V	<0.5	<1	<1	<1	<1	<1	
2.5V	<0.5	1	<1	<1	<1	<1	
3.3V	<0.5	1	<1	<1	<1	<1	

## 8.4 レイアウト

### 8.4.1 レイアウトのガイドライン

デバイスの信頼性を確保するには、次のような一般的なプリント基板レイアウトのガイドラインに従うことをお勧めします。

- 電源にはバイパスコンデンサを使用する必要があります。

- 過度の負荷を避けるため、配線長を短くする必要があります。
- システム要件に応じて信号の立ち上がり時間と立ち下がり時間を調整するのに便利なように、負荷コンデンサまたはプルアップ抵抗の信号バスにパッドを配置します。

#### 8.4.2 レイアウト例




図 8-5. PCB のレイアウト例

## 9 デバイスおよびドキュメントのサポート

### 9.1 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、[www.tij.co.jp](http://www.tij.co.jp) のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

### 9.2 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの [使用条件](#) を参照してください。

### 9.3 商標

NanoFree™ is a trademark of Texas Instruments.

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

### 9.4 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

### 9.5 用語集

#### テキサス・インスツルメンツ用語集

この用語集には、用語や略語の一覧および定義が記載されています。

## 10 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision K (February 2025) to Revision L (January 2026)	Page
• 「スイッチング特性、 $V_{CCA} = 1.2V$ 」表の $t_{PHZ}$ 行の 52ns を 5.2ns に更新.....	9

Changes from Revision J (August 2024) to Revision K (February 2025)	Page
• DCK と DBV の「熱に関する情報」を更新.....	8

Changes from Revision I (March 2024) to Revision J (August 2024)	Page
• 熱評価基準を更新.....	8

Changes from Revision H (October 2014) to Revision I (March 2024)	Page
• ドキュメント全体にわたって表、図、相互参照の採番方法を更新.....	1
• パッケージリード サイズを含めるよう「パッケージ情報」表を更新。.....	1

Changes from Revision G (January 2008) to Revision H (October 2014)	Page
• 「ピン構成および機能」セクション、「ESD 定格」表、「機能説明」セクション、「デバイスの機能モード」セクション、「アプリケーションと実装」セクション、「電源に関する推奨事項」セクション、「レイアウト」セクション、「デバイスおよびドキュメントのサポート」セクション、「メカニカル、パッケージ、および注文情報」セクションを追加 .....	1

## 11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

**PACKAGING INFORMATION**

Orderable part number	Status (1)	Material type (2)	Package   Pins	Package qty   Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
<a href="#">SN74AVC1T45DBVR</a>	Active	Production	SOT-23 (DBV)   6	3000   LARGE T&R	Yes	NIPDAU   SN	Level-1-260C-UNLIM	-40 to 85	(DT1F, DT1R) (DT1H, DT1P)
SN74AVC1T45DBVR.A	Active	Production	SOT-23 (DBV)   6	3000   LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 85	(DT1F, DT1R) (DT1H, DT1P)
SN74AVC1T45DBVR.B	Active	Production	SOT-23 (DBV)   6	3000   LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 85	(DT1F, DT1R) (DT1H, DT1P)
<a href="#">SN74AVC1T45DBVRE4</a>	Active	Production	SOT-23 (DBV)   6	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	(DT1F, DT1R) (DT1H, DT1P)
SN74AVC1T45DBVRE4.A	Active	Production	SOT-23 (DBV)   6	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	(DT1F, DT1R) (DT1H, DT1P)
SN74AVC1T45DBVRE4.B	Active	Production	SOT-23 (DBV)   6	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	(DT1F, DT1R) (DT1H, DT1P)
<a href="#">SN74AVC1T45DBVRG4</a>	Active	Production	SOT-23 (DBV)   6	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	(DT1F, DT1R) (DT1H, DT1P)
SN74AVC1T45DBVRG4.A	Active	Production	SOT-23 (DBV)   6	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	(DT1F, DT1R) (DT1H, DT1P)
SN74AVC1T45DBVRG4.B	Active	Production	SOT-23 (DBV)   6	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	(DT1F, DT1R) (DT1H, DT1P)
<a href="#">SN74AVC1T45DBVT</a>	Active	Production	SOT-23 (DBV)   6	250   SMALL T&R	Yes	Call TI   Nipdau	Level-1-260C-UNLIM	-40 to 85	DT1R DT1H
SN74AVC1T45DBVT.B	Active	Production	SOT-23 (DBV)   6	250   SMALL T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	DT1R DT1H
SN74AVC1T45DBVTE4	Active	Production	SOT-23 (DBV)   6	250   SMALL T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	DT1R DT1H
<a href="#">SN74AVC1T45DCKR</a>	Active	Production	SC70 (DCK)   6	3000   LARGE T&R	Yes	NIPDAU   SN	Level-1-260C-UNLIM	-40 to 85	(TCF, TCR) (TCH, TCP)
SN74AVC1T45DCKR.A	Active	Production	SC70 (DCK)   6	3000   LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 85	(TCF, TCR) (TCH, TCP)
SN74AVC1T45DCKR.B	Active	Production	SC70 (DCK)   6	3000   LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 85	(TCF, TCR) (TCH, TCP)
<a href="#">SN74AVC1T45DCKRE4</a>	Active	Production	SC70 (DCK)   6	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	(TCF, TCR) (TCH, TCP)

Orderable part number	Status (1)	Material type (2)	Package   Pins	Package qty   Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
SN74AVC1T45DCKRE4.A	Active	Production	SC70 (DCK)   6	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	(TCF, TCR) (TCH, TCP)
SN74AVC1T45DCKRE4.B	Active	Production	SC70 (DCK)   6	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	(TCF, TCR) (TCH, TCP)
<b>SN74AVC1T45DCKRG4</b>	Active	Production	SC70 (DCK)   6	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	(TCF, TCR) (TCH, TCP)
SN74AVC1T45DCKRG4.A	Active	Production	SC70 (DCK)   6	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	(TCF, TCR) (TCH, TCP)
SN74AVC1T45DCKRG4.B	Active	Production	SC70 (DCK)   6	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	(TCF, TCR) (TCH, TCP)
<b>SN74AVC1T45DCKT</b>	Active	Production	SC70 (DCK)   6	250   SMALL T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	(TCF, TCR) (TCH, TCP)
SN74AVC1T45DCKT.B	Active	Production	SC70 (DCK)   6	250   SMALL T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	(TCF, TCR) (TCH, TCP)
SN74AVC1T45DCKTG4	Active	Production	SC70 (DCK)   6	250   SMALL T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	(TCF, TCR) (TCH, TCP)
<b>SN74AVC1T45DRLR</b>	Active	Production	SOT-5X3 (DRL)   6	4000   LARGE T&R	Yes	NIPDAU   NIPDAUAG	Level-1-260C-UNLIM	-40 to 85	(1JW, TCR) TCH
SN74AVC1T45DRLR.A	Active	Production	SOT-5X3 (DRL)   6	4000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	(1JW, TCR) TCH
SN74AVC1T45DRLR.B	Active	Production	SOT-5X3 (DRL)   6	4000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	(1JW, TCR) TCH
SN74AVC1T45DRLRG4	Active	Production	SOT-5X3 (DRL)   6	4000   LARGE T&R	Yes	NIPDAU   NIPDAUAG	Level-1-260C-UNLIM	-40 to 85	(1JW, TCR) TCH
SN74AVC1T45DRLRG4.A	Active	Production	SOT-5X3 (DRL)   6	4000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	(1JW, TCR) TCH
SN74AVC1T45DRLRG4.B	Active	Production	SOT-5X3 (DRL)   6	4000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	(1JW, TCR) TCH
<b>SN74AVC1T45YZPR</b>	Active	Production	DSBGA (YZP)   6	3000   LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 85	(TC2, TCN)
SN74AVC1T45YZPR.B	Active	Production	DSBGA (YZP)   6	3000   LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 85	(TC2, TCN)

<sup>(1)</sup> **Status:** For more details on status, see our [product life cycle](#).

<sup>(2)</sup> **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

<sup>(3)</sup> **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

<sup>(4)</sup> **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

<sup>(5)</sup> **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

<sup>(6)</sup> **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

**Important Information and Disclaimer:** The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.



In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

**OTHER QUALIFIED VERSIONS OF SN74AVC1T45 :**


- Automotive : [SN74AVC1T45-Q1](#)

NOTE: Qualified Version Definitions:

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects


**TAPE AND REEL INFORMATION**


A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

**QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
SN74AVC1T45DBVR	SOT-23	DBV	6	3000	180.0	8.4	3.23	3.17	1.37	4.0	8.0	Q3
SN74AVC1T45DBVR	SOT-23	DBV	6	3000	178.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
SN74AVC1T45DBVR	SOT-23	DBV	6	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
SN74AVC1T45DBVRE4	SOT-23	DBV	6	3000	180.0	8.4	3.23	3.17	1.37	4.0	8.0	Q3
SN74AVC1T45DBVRG4	SOT-23	DBV	6	3000	180.0	8.4	3.23	3.17	1.37	4.0	8.0	Q3
SN74AVC1T45DBVT	SOT-23	DBV	6	250	180.0	8.4	3.23	3.17	1.37	4.0	8.0	Q3
SN74AVC1T45DCKR	SC70	DCK	6	3000	178.0	8.4	2.25	2.45	1.2	4.0	8.0	Q3
SN74AVC1T45DCKR	SC70	DCK	6	3000	180.0	8.4	2.41	2.41	1.2	4.0	8.0	Q3
SN74AVC1T45DCKRE4	SC70	DCK	6	3000	180.0	8.4	2.41	2.41	1.2	4.0	8.0	Q3
SN74AVC1T45DCKRG4	SC70	DCK	6	3000	180.0	8.4	2.41	2.41	1.2	4.0	8.0	Q3
SN74AVC1T45DCKT	SC70	DCK	6	250	180.0	8.4	2.41	2.41	1.2	4.0	8.0	Q3
SN74AVC1T45DRLR	SOT-5X3	DRL	6	4000	180.0	8.4	1.98	1.78	0.69	4.0	8.0	Q3
SN74AVC1T45DRLR	SOT-5X3	DRL	6	4000	180.0	8.4	2.0	1.8	0.75	4.0	8.0	Q3
SN74AVC1T45DRLRG4	SOT-5X3	DRL	6	4000	180.0	8.4	2.0	1.8	0.75	4.0	8.0	Q3
SN74AVC1T45YZPR	DSBGA	YZP	6	3000	178.0	9.2	1.02	1.52	0.63	4.0	8.0	Q1


**TAPE AND REEL BOX DIMENSIONS**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
SN74AVC1T45DBVR	SOT-23	DBV	6	3000	202.0	201.0	28.0
SN74AVC1T45DBVR	SOT-23	DBV	6	3000	208.0	191.0	35.0
SN74AVC1T45DBVR	SOT-23	DBV	6	3000	210.0	185.0	35.0
SN74AVC1T45DBVRE4	SOT-23	DBV	6	3000	202.0	201.0	28.0
SN74AVC1T45DBVRG4	SOT-23	DBV	6	3000	202.0	201.0	28.0
SN74AVC1T45DBVT	SOT-23	DBV	6	250	202.0	201.0	28.0
SN74AVC1T45DCKR	SC70	DCK	6	3000	208.0	191.0	35.0
SN74AVC1T45DCKR	SC70	DCK	6	3000	202.0	201.0	28.0
SN74AVC1T45DCKRE4	SC70	DCK	6	3000	202.0	201.0	28.0
SN74AVC1T45DCKRG4	SC70	DCK	6	3000	202.0	201.0	28.0
SN74AVC1T45DCKT	SC70	DCK	6	250	202.0	201.0	28.0
SN74AVC1T45DRLR	SOT-5X3	DRL	6	4000	202.0	201.0	28.0
SN74AVC1T45DRLR	SOT-5X3	DRL	6	4000	210.0	185.0	35.0
SN74AVC1T45DRLRG4	SOT-5X3	DRL	6	4000	210.0	185.0	35.0
SN74AVC1T45YZPR	DSBGA	YZP	6	3000	220.0	220.0	35.0


# PACKAGE OUTLINE

DCK0006A



SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



4214835/D 11/2024

## NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Body dimensions do not include mold flash or protrusion. Mold flash and protrusion shall not exceed 0.15 per side.
4. Falls within JEDEC MO-203 variation AB.

# EXAMPLE BOARD LAYOUT


DCK0006A

SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE:18X



SOLDER MASK DETAILS

4214835/D 11/2024

NOTES: (continued)


5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

DCK0006A

SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE  
BASED ON 0.125 THICK STENCIL  
SCALE:18X

4214835/D 11/2024

NOTES: (continued)


7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.

# PACKAGE OUTLINE

## SOT - 0.6 mm max height

PLASTIC SMALL OUTLINE

DRL0006A



4223266/F 11/2024

### NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEDEC registration MO-293 Variation UAAD

# EXAMPLE BOARD LAYOUT



DRL0006A

SOT - 0.6 mm max height

PLASTIC SMALL OUTLINE



LAND PATTERN EXAMPLE  
SCALE:30X



SOLDERMASK DETAILS

4223266/F 11/2024

NOTES: (continued)


5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
7. Land pattern design aligns to IPC-610, Bottom Termination Component (BTC) solder joint inspection criteria.

# EXAMPLE STENCIL DESIGN

DRL0006A

SOT - 0.6 mm max height

PLASTIC SMALL OUTLINE



SOLDER PASTE EXAMPLE  
BASED ON 0.1 mm THICK STENCIL  
SCALE:30X

4223266/F 11/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.


# PACKAGE OUTLINE

DBV0006A



SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



## NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Body dimensions do not include mold flash or protrusion. Mold flash and protrusion shall not exceed 0.25 per side.
4. Leads 1,2,3 may be wider than leads 4,5,6 for package orientation.
5. Reference JEDEC MO-178.

# EXAMPLE BOARD LAYOUT


DBV0006A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE:15X



SOLDER MASK DETAILS

4214840/G 08/2024

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

DBV0006A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR




SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE:15X

4214840/G 08/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.






# PACKAGE OUTLINE

**YZP0006**

**DSBGA - 0.5 mm max height**

DIE SIZE BALL GRID ARRAY



4219524/A 06/2014

NOTES:

NanoFree is a trademark of Texas Instruments.


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. NanoFree™ package configuration.

# EXAMPLE BOARD LAYOUT


YZP0006

DSBGA - 0.5 mm max height

DIE SIZE BALL GRID ARRAY



LAND PATTERN EXAMPLE  
SCALE:40X



SOLDER MASK DETAILS  
NOT TO SCALE

4219524/A 06/2014

NOTES: (continued)


4. Final dimensions may vary due to manufacturing tolerance considerations and also routing constraints. For more information, see Texas Instruments literature number SBVA017 ([www.ti.com/lit/sbva017](http://www.ti.com/lit/sbva017)).

# EXAMPLE STENCIL DESIGN

YZP0006

DSBGA - 0.5 mm max height

DIE SIZE BALL GRID ARRAY



SOLDER PASTE EXAMPLE  
BASED ON 0.1 mm THICK STENCIL  
SCALE:40X

4219524/A 06/2014

NOTES: (continued)

5. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release.

## 重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月