JAJSR62A September   2023  – May 2024 LMG3522R050 , LMG3526R050

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 スイッチング特性
    7. 5.7 代表的特性
  7. 6 パラメータ測定情報
    1. 6.1 スイッチング パラメータ
      1. 6.1.1 ターンオン時間
      2. 6.1.2 ターンオフ時間
      3. 6.1.3 ドレインソース間のターンオン・スルーレート
      4. 6.1.4 ゼロ電圧検出時間
    2. 6.2 安全operation領域 (SOA)
      1. 6.2.1 反復的SOA
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
      1. 7.2.1 LMG3522R050 機能ブロック図
      2. 7.2.2 LMG3526R050 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  GaN FETのoperation定義
      2. 7.3.2  ディレクティブ駆動GaNアーキテクチャ
      3. 7.3.3  ドレインソース間電圧
      4. 7.3.4  内蔵型昇降圧DC/DCコンバータ
      5. 7.3.5  VDD バイアス電源
      6. 7.3.6  補助 LDO
      7. 7.3.7  フォルト保護
        1. 7.3.7.1 過電流保護および短絡保護
        2. 7.3.7.2 過熱時のシャットダウン保護
        3. 7.3.7.3 UVLO 保護
        4. 7.3.7.4 ハイ・インピーダンスのRDRVピン保護
        5. 7.3.7.5 障害通知
      8. 7.3.8  ドライブ-強度調整
      9. 7.3.9  温度検出出力
      10. 7.3.10 最適ダイオード・モード動作
        1. 7.3.10.1 過熱シャットダウンの理想ダイオードモード
      11. 7.3.11 ゼロ電圧検出（ZVD）
    4. 7.4 スタート-アップ・シーケンス
    5. 7.5 デバイスの機能モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 スルーレートの選択
          1. 8.2.2.1.1 ブートストラップハイサイド電源でのスタートアップおよびスルーレート
        2. 8.2.2.2 信号レベル・シフト
        3. 8.2.2.3 昇降圧コンバータの設計
      3. 8.2.3 アプリケーション曲線
    3. 8.3 推奨事項と禁止事項
    4. 8.4 電源に関する推奨事項
      1. 8.4.1 絶縁型電源の使用
      2. 8.4.2 ブートストラップダイオードの使用
        1. 8.4.2.1 ダイオードの選択
        2. 8.4.2.2 ブートストラップ電圧の管理
    5. 8.5 レイアウト
      1. 8.5.1 レイアウトのガイドライン
        1. 8.5.1.1 半田接合に対する信頼
        2. 8.5.1.2 電力ループのインダクタンス
        3. 8.5.1.3 信号-グランド接続
        4. 8.5.1.4 バイパス コンデンサ
        5. 8.5.1.5 スイッチ・ノードの静電容量
        6. 8.5.1.6 シグナル インテグリティ
        7. 8.5.1.7 高電圧間隔
        8. 8.5.1.8 基板に関する推奨事項
      2. 8.5.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 Export Control Notice
    7. 9.7 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

7.3.1 GaN FETのoperation定義

このデータシートでは、以下の用語を以下のように定義します。この定義では、ソース・ピンは0Vであると想定します。

第1象限電流=ドレイン・ピンからソース・ピンに内部で流れる正電流です。

第3象限電流=ソース・ピンからドレイン・ピンに内部で流れる正電流です。

第1象限電圧=ドレイン・ピン電圧 – ソース・ピン電圧 = ドレイン・ピン電圧

第3象限電圧=ソース・ピン電圧 – ドレイン・ピン電圧 = –ドレイン・ピン電圧

FETオン状態 = FETチャネルは定格RDS(on)です。第1象限電流と第3象限電流の両方が定格RDS(on)で流れることができます。

オン状態でLMG352xR050は、定格のRDS(on)を実現するため、GaN FETの内部ゲート電圧をソース・ピン電圧に保持します。LMG352xR050GaN FETチャネルはディプリーション・モードFETであるため、VGS = 0Vにおいて定格RDS(on)となります。

FETオフ状態=正の第1象限電圧ではFETチャネルは完全にオフです。第1象限の電流は流れません。第1象限の電流はFETオフ状態では流れませんが、ドレイン電圧が十分に負の値（正の第3象限電圧）になっていれば、第3象限の電流は流れます。固有のp-n接合ボディ・ダイオードを備えたデバイスでは、ドレイン電圧がp-n接合に順方向バイアスをかけるのに十分低下したときに電流が流れ始めます。

GaN FETには、固有のp-n接合ボディ・ダイオードは存在しません。代わりに、GaN FETチャネルが再びオンになったので、電流が流れます。この場合、ドレイン・ピンが電気的ソースになり、ソース・ピンが電気的ドレインになります。第3象限のチャネルを拡張するには、ドレイン（電気的ソース）電圧を十分に低くして、GaN FETのスレッショルド電圧よりも高いVGS電圧を確立する必要があります。GaN FETチャネルは飽和状態で動作しており、第3象限の電流を飽和電流としてサポートするのに十分なだけオンになります。

オフ状態でLMG352xR050は、GaN FETの内部ゲート電圧がVNEGピンの電圧に保持され、すべての第1象限電流がブロックされます。VNEGの電圧はチャネルをカットオフするため、GaN FETの負のスレッショルド電圧よりも低くなっています。

オフ状態の第3象限でチャネルを拡張するには、LMG352xR050ドレイン（電気的ソース）電圧をVNEGに十分近くし、VGS電圧がGaN FETのスレッショルド電圧より高く設定する必要があります。LMG352xR050GaN FETは負のスレッショルド電圧を持つディプリーションモードFETであるため、ドレイン（電気的ソース）電圧が0V ~ VNEGの間にある状態で、GaN FETがオンになります。典型的なオフ状態の第3象限電圧は、第3象限電流が5.3 Aの場合に15 Vとなります。したがって、LMG352xR050のオフ状態の第3象限損失は、本質的なp-n接合ボディダイオードを備えた同等の電力デバイスよりもはるかに高くなります。