JAJSRV0A June   2024  – May 2025 ADS8681W , ADS8685W , ADS8689W

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング要件
    7. 5.7 スイッチング特性
    8. 5.8 タイミング図
    9. 5.9 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 アナログ入力構造
      2. 6.3.2 アナログ入力インピーダンス
      3. 6.3.3 入力保護回路
      4. 6.3.4 プログラマブル ゲイン アンプ (PGA)
      5. 6.3.5 2 次ローパス フィルタ (LPF)
      6. 6.3.6 ADC ドライバ
      7. 6.3.7 リファレンス
        1. 6.3.7.1 内部リファレンス
        2. 6.3.7.2 外部リファレンス
      8. 6.3.8 ADC の伝達関数
      9. 6.3.9 アラーム機能
        1. 6.3.9.1 入力アラーム
        2. 6.3.9.2 AVDD アラーム
    4. 6.4 デバイスの機能モード
      1. 6.4.1 ホスト / デバイス間の接続トポロジ
        1. 6.4.1.1 シングル デバイス：すべての multiSPI オプション
        2. 6.4.1.2 シングル デバイス：標準 SPI インターフェイス
        3. 6.4.1.3 複数のデバイス：デイジーチェーン トポロジ
      2. 6.4.2 デバイスの動作モード
        1. 6.4.2.1 RESET 状態
        2. 6.4.2.2 ACQ 状態
        3. 6.4.2.3 CONV 状態
    5. 6.5 プログラミング
      1. 6.5.1 データ転送フレーム
      2. 6.5.2 入力コマンド ワードおよびレジスタ書き込み動作
      3. 6.5.3 出力データ ワード
      4. 6.5.4 データ転送プロトコル
        1. 6.5.4.1 デバイス構成のプロトコル
        2. 6.5.4.2 デバイスからの読み取りのプロトコル
          1. 6.5.4.2.1 シングル SDO-x のレガシー SPI 互換 (SYS-xy-S) プロトコル
          2. 6.5.4.2.2 デュアル SDO-x のレガシー SPI 互換 (SYS-xy-S) プロトコル
          3. 6.5.4.2.3 ソース同期 (SRC) プロトコル
            1. 6.5.4.2.3.1 出力クロック ソースのオプション
            2. 6.5.4.2.3.2 出力バス幅のオプション
  8. 7 レジスタ マップ
    1. 7.1 デバイス構成およびレジスタ マップ
      1. 7.1.1 DEVICE_ID_REG レジスタ (アドレス = 00h)
      2. 7.1.2 RST_PWRCTL_REG レジスタ (アドレス = 04h)
      3. 7.1.3 SDI_CTL_REG レジスタ (アドレス = 08h)
      4. 7.1.4 SDO_CTL_REG レジスタ (アドレス = 0Ch)
      5. 7.1.5 DATAOUT_CTL_REG レジスタ (アドレス = 10h)
      6. 7.1.6 RANGE_SEL_REG レジスタ (アドレス = 14h)
      7. 7.1.7 ALARM_REG レジスタ (アドレス = 20h)
      8. 7.1.8 ALARM_H_TH_REG レジスタ (アドレス = 24h)
      9. 7.1.9 ALARM_L_TH_REG レジスタ (アドレス = 28h)
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 アラーム機能
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
      1. 8.3.1 電源のデカップリング
      2. 8.3.2 節電
        1. 8.3.2.1 NAP モード
        2. 8.3.2.2 パワーダウン (PD) モード
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

6.3.9 アラーム機能

このデバイスは、ピンがアラーム機能用に構成されている場合に限り、ALARM/SDO-1/GPO ピンにアクティブ High の ALARM 出力を備えています。マルチファンクション ピンで ALARM 出力を有効にするには、SDO_CTL_REG レジスタの SDO1_CONFIG[1:0] ビットを 01b に設定します。

このデバイスには、入力アラームと AVDD アラームの 2 種類のアラーム機能があります。

  • 入力アラームの場合、ADC 入力の電圧が監視され、ユーザーがプログラマブル High および Low スレッショルド値と比較されます。デバイスは、入力信号に対応するデジタル値がユーザーによって設定された High または Low スレッショルドを超えると、アクティブ High の ALARM 出力を設定します。入力アラーム機能の詳細については、「入力アラーム」セクションを参照してください。
  • AVDD アラームの場合、ADC アナログ電源電圧 (AVDD) が監視され、AVDD 電源の指定された標準スレッショルド値と比較されます。Low スレッショルド値は 4.7V、High スレッショルド値は 5.3V です。AVDD 値が、指定された Low (4.7V) または High (5.3V) のスレッショルド値をどちらかの方向に交差すると、このデバイスはアクティブ High の ALARM 出力を設定します。

アラーム機能をオンにすると、入力アラーム機能と AVDD アラーム機能の両方がデフォルトで有効になります。これらのアラーム機能は、RST_PWRCTL_REG レジスタの IN_AL_DIS ビットと VDD_AL_DIS ビットを (それぞれ) プログラムすることで選択的に無効化されます。

各アラーム (入力または AVDD) には、「アクティブ」アラーム フラグと「トリップ」アラーム フラグの 2 種類のアラーム フラグが関連付けられています。すべてのアラーム フラグは、ALARM_REG レジスタで読み取られます。両方のフラグは、関連付けられたアラームがトリガーされると設定されます。アクティブなアラームは、現在の ADC 変換の終了時にクリアされます (アラーム状態が続く場合は、再度設定されます)。しかし、トリップしたフラグは、ALARM_REG が読み出された後でのみクリアされます。

ALARM 出力フラグは、変換の終了時に内部で更新されます。これらの出力フラグは、ユーザーが開始した任意のデータ フレーム中に CONVST/CS 信号を Low レベルにして読み取られます。

ALARM 出力フラグを 3 通りの方法で読み取ります。これらのフラグは、ALARM 出力ピンを使用して、内部の ALARM レジスタを読み取るか、またはデータ出力に ALARM フラグを追加して読み取ります。

  • ALARM ピンが High レベルの場合、これは AVDD またはデバイスのアナログ入力チャネルの過電圧または低電圧状態を示しています。このピンを配線して、ホスト入力を割り込みさせることができます。
  • ALARM_REG レジスタの内部 ALARM フラグ ビットは、変換の終了時に更新されます。出力ピンで ALARM 割り込みを受信した後、内部アラーム フラグ レジスタでアラームを生成した条件の詳細を読み取ることができます。
  • ALARM 出力フラグは、データ出力ビット ストリームに選択的に追加されます (構成の詳細については、『DATAOUT_CTL_REG レジスタ』を参照)。

図 6-16 は、デバイス アラーム機能の機能ブロック図を示しています。

ADS8681W ADS8685W ADS8689W アラーム機能の回路図図 6-16 アラーム機能の回路図