JAJSRV0A June   2024  – May 2025 ADS8681W , ADS8685W , ADS8689W

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング要件
    7. 5.7 スイッチング特性
    8. 5.8 タイミング図
    9. 5.9 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 アナログ入力構造
      2. 6.3.2 アナログ入力インピーダンス
      3. 6.3.3 入力保護回路
      4. 6.3.4 プログラマブル ゲイン アンプ (PGA)
      5. 6.3.5 2 次ローパス フィルタ (LPF)
      6. 6.3.6 ADC ドライバ
      7. 6.3.7 リファレンス
        1. 6.3.7.1 内部リファレンス
        2. 6.3.7.2 外部リファレンス
      8. 6.3.8 ADC の伝達関数
      9. 6.3.9 アラーム機能
        1. 6.3.9.1 入力アラーム
        2. 6.3.9.2 AVDD アラーム
    4. 6.4 デバイスの機能モード
      1. 6.4.1 ホスト / デバイス間の接続トポロジ
        1. 6.4.1.1 シングル デバイス：すべての multiSPI オプション
        2. 6.4.1.2 シングル デバイス：標準 SPI インターフェイス
        3. 6.4.1.3 複数のデバイス：デイジーチェーン トポロジ
      2. 6.4.2 デバイスの動作モード
        1. 6.4.2.1 RESET 状態
        2. 6.4.2.2 ACQ 状態
        3. 6.4.2.3 CONV 状態
    5. 6.5 プログラミング
      1. 6.5.1 データ転送フレーム
      2. 6.5.2 入力コマンド ワードおよびレジスタ書き込み動作
      3. 6.5.3 出力データ ワード
      4. 6.5.4 データ転送プロトコル
        1. 6.5.4.1 デバイス構成のプロトコル
        2. 6.5.4.2 デバイスからの読み取りのプロトコル
          1. 6.5.4.2.1 シングル SDO-x のレガシー SPI 互換 (SYS-xy-S) プロトコル
          2. 6.5.4.2.2 デュアル SDO-x のレガシー SPI 互換 (SYS-xy-S) プロトコル
          3. 6.5.4.2.3 ソース同期 (SRC) プロトコル
            1. 6.5.4.2.3.1 出力クロック ソースのオプション
            2. 6.5.4.2.3.2 出力バス幅のオプション
  8. 7 レジスタ マップ
    1. 7.1 デバイス構成およびレジスタ マップ
      1. 7.1.1 DEVICE_ID_REG レジスタ (アドレス = 00h)
      2. 7.1.2 RST_PWRCTL_REG レジスタ (アドレス = 04h)
      3. 7.1.3 SDI_CTL_REG レジスタ (アドレス = 08h)
      4. 7.1.4 SDO_CTL_REG レジスタ (アドレス = 0Ch)
      5. 7.1.5 DATAOUT_CTL_REG レジスタ (アドレス = 10h)
      6. 7.1.6 RANGE_SEL_REG レジスタ (アドレス = 14h)
      7. 7.1.7 ALARM_REG レジスタ (アドレス = 20h)
      8. 7.1.8 ALARM_H_TH_REG レジスタ (アドレス = 24h)
      9. 7.1.9 ALARM_L_TH_REG レジスタ (アドレス = 28h)
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 アラーム機能
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
      1. 8.3.1 電源のデカップリング
      2. 8.3.2 節電
        1. 8.3.2.1 NAP モード
        2. 8.3.2.2 パワーダウン (PD) モード
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報
6.5.4.2.1 シングル SDO-x のレガシー SPI 互換 (SYS-xy-S) プロトコル

表 6-9 に示されているように、ホスト コントローラは 4 つのレガシー SPI 互換プロトコルのいずれかを使用して、デバイスからデータを読み取ります。これらのプロトコルには、SPI-00-S、SPI-01-S、SPI-10-S、または SPI-11-S があります

表 6-9 デバイスから読み取りを行う SPI プロトコル
プロトコル SCLK の極性
(CS 立ち下がりエッジ時)		 SCLK 位相
(キャプチャ エッジ)		 MSB ビット起動エッジ SDI_CTL_REG SDO_CTL_REG 図
SPI-00-S Low 立ち上がり CS 立ち下がり 00h 00h 図 6-28
SPI-01-S Low 立ち下がり 最初の SCLK 立ち上がり 01h 00h 図 6-28
SPI-10-S High 立ち下がり CS 立ち下がり 02h 00h 図 6-29
SPI-11-S High 立ち上がり 最初の SCLK 立ち下がり 03h 00h 図 6-29

パワーアップ時、または非同期リセットから復帰した後に、データの読み取りおよびデータ書き込み動作のために、デバイスは SPI-00-S プロトコルをサポートします。両方のデータ転送動作で、SPI 互換の別のプロトコルを選択するには、次の手順に従います。

  1. SDI_CTL_REG レジスタの SDI_MODE[1:0] ビットをプログラムします。この最初の書き込み動作は、SPI-00-S プロトコルに準拠します。それ以降のデータ転送フレームは、新しく選択したプロトコルに準拠します。
  2. SDO_CTL_REG レジスタの SDO_MODE[1:0] ビットを 00b に設定します。

注:

SDI_CTL_REG レジスタの SDI_MODE[1:0] ビットを構成することで選択された SPI 転送プロトコルによって、書き込み動作と読み取り動作の両方のデータ転送プロトコルが決まります。ソース同期 (SRC) プロトコル セクションで説明されているように、デバイスからデータを読み取るか、データの読み取り用に SRC プロトコルのいずれかを選択します。デバイスからデータを読み取る場合は、SDO_CTL_REG レジスタの SDO_MODE[1:0] ビットを 00b に構成して、選択した SPI プロトコルを使用します。

SPI 互換プロトコルのいずれかを使用すると、データ転送フレーム全体を通して、RVS 出力が Low に維持されます。関連するタイミング パラメータについては、スイッチング特性 の表を参照してください。

図 6-28 および 図 6-29 に、4 つのプロトコルの詳細を示します。ホスト コントローラは、短いデータ転送フレームを使用して、32 ビット出力データ ワードから必要な MSB ビット数を読み出します。詳細については、「データ転送フレーム」セクションを参照してください。

ホスト コントローラが SDO_CNTL_REG[7:0] = 00h の長いデータ転送フレームを使用する場合、デバイスはデイジーチェーン動作を示します。複数のデバイス：デイジーチェーン トポロジ セクションを参照してください。

ADS8681W ADS8685W ADS8689W 標準 SPI タイミング プロトコル(CPHA = 0、シングル SDO-x)図 6-28 標準 SPI タイミング プロトコル
(CPHA = 0、シングル SDO-x)
ADS8681W ADS8685W ADS8689W 標準 SPI タイミング プロトコル(CPHA = 1、シングル SDO-x)図 6-29 標準 SPI タイミング プロトコル
(CPHA = 1、シングル SDO-x)