JAJSRV0A June   2024  – May 2025 ADS8681W , ADS8685W , ADS8689W

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング要件
    7. 5.7 スイッチング特性
    8. 5.8 タイミング図
    9. 5.9 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 アナログ入力構造
      2. 6.3.2 アナログ入力インピーダンス
      3. 6.3.3 入力保護回路
      4. 6.3.4 プログラマブル ゲイン アンプ (PGA)
      5. 6.3.5 2 次ローパス フィルタ (LPF)
      6. 6.3.6 ADC ドライバ
      7. 6.3.7 リファレンス
        1. 6.3.7.1 内部リファレンス
        2. 6.3.7.2 外部リファレンス
      8. 6.3.8 ADC の伝達関数
      9. 6.3.9 アラーム機能
        1. 6.3.9.1 入力アラーム
        2. 6.3.9.2 AVDD アラーム
    4. 6.4 デバイスの機能モード
      1. 6.4.1 ホスト / デバイス間の接続トポロジ
        1. 6.4.1.1 シングル デバイス：すべての multiSPI オプション
        2. 6.4.1.2 シングル デバイス：標準 SPI インターフェイス
        3. 6.4.1.3 複数のデバイス：デイジーチェーン トポロジ
      2. 6.4.2 デバイスの動作モード
        1. 6.4.2.1 RESET 状態
        2. 6.4.2.2 ACQ 状態
        3. 6.4.2.3 CONV 状態
    5. 6.5 プログラミング
      1. 6.5.1 データ転送フレーム
      2. 6.5.2 入力コマンド ワードおよびレジスタ書き込み動作
      3. 6.5.3 出力データ ワード
      4. 6.5.4 データ転送プロトコル
        1. 6.5.4.1 デバイス構成のプロトコル
        2. 6.5.4.2 デバイスからの読み取りのプロトコル
          1. 6.5.4.2.1 シングル SDO-x のレガシー SPI 互換 (SYS-xy-S) プロトコル
          2. 6.5.4.2.2 デュアル SDO-x のレガシー SPI 互換 (SYS-xy-S) プロトコル
          3. 6.5.4.2.3 ソース同期 (SRC) プロトコル
            1. 6.5.4.2.3.1 出力クロック ソースのオプション
            2. 6.5.4.2.3.2 出力バス幅のオプション
  8. 7 レジスタ マップ
    1. 7.1 デバイス構成およびレジスタ マップ
      1. 7.1.1 DEVICE_ID_REG レジスタ (アドレス = 00h)
      2. 7.1.2 RST_PWRCTL_REG レジスタ (アドレス = 04h)
      3. 7.1.3 SDI_CTL_REG レジスタ (アドレス = 08h)
      4. 7.1.4 SDO_CTL_REG レジスタ (アドレス = 0Ch)
      5. 7.1.5 DATAOUT_CTL_REG レジスタ (アドレス = 10h)
      6. 7.1.6 RANGE_SEL_REG レジスタ (アドレス = 14h)
      7. 7.1.7 ALARM_REG レジスタ (アドレス = 20h)
      8. 7.1.8 ALARM_H_TH_REG レジスタ (アドレス = 24h)
      9. 7.1.9 ALARM_L_TH_REG レジスタ (アドレス = 28h)
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 アラーム機能
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
      1. 8.3.1 電源のデカップリング
      2. 8.3.2 節電
        1. 8.3.2.1 NAP モード
        2. 8.3.2.2 パワーダウン (PD) モード
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

6.3.7.2 外部リファレンス

このデバイスは、より優れたリファレンス電圧または複数のデバイスの共通のリファレンス電圧を必要とするアプリケーションに適しています。このプロビジョニングでは、内部バッファとともに外部リファレンス ソースを使用して ADC リファレンス ピンを駆動できます。外部リファレンス モードを選択するには、RANGE_SEL_REG レジスタの INTREF_DIS ビットをロジック 1 にプログラムします。このモードでは、4.096V 外部リファレンスを REFIO ピンに適用します。これは、入力として機能します。内部バッファは、ADC リファレンス入力に内部接続されている REFCAP ピンの動的な負荷を処理するように最適に設計されています。このモードでは、ローパワー、低ドリフト、小さい外部リファレンスをすべて適用できます。外部リファレンス ノイズがシステム性能に及ぼす影響を最小限に抑えるために、外部リファレンスの出力を適切にフィルタリングします。図 6-12 に、このモードの一般的なピン配置を示します。

ADS8681W ADS8685W ADS8689W 4.096V 外部リファレンスを使用したデバイス接続図 6-12 4.096V 外部リファレンスを使用したデバイス接続

内部リファレンス バッファの出力は、REFCAP ピンに現われます。REFCAP ピンと REFGND ピンの間に 10µF 以上の容量を配置します。高周波信号のデカップリングのために、別の 1µF コンデンサを REFCAP ピンのできるだけ近くに配置します。このバッファの電流出力能力は制限されているため、内部バッファを使用して外部 AC 負荷または DC 負荷を駆動しないでください。

内部バッファ出力の性能は、–40°C ～ 125°C の動作温度範囲全体で非常に安定します。図 6-13 に、AVDD 電源電圧の異なる値について、温度範囲全体にわたる REFCAP 出力の変動を示します。図 6-14 に示されているように、温度範囲全体でのリファレンス バッファ ドリフトの規定の標準値は 0.5ppm/°C です。規定の最大温度ドリフトは 2ppm/°C です。

ADS8681W ADS8685W ADS8689W リファレンス バッファ出力 (REFCAP) の変動と電源＆温度との関係
 
図 6-13 リファレンス バッファ出力 (REFCAP) の変動と電源＆温度との関係
ADS8681W ADS8685W ADS8689W リファレンス バッファの温度ドリフト ヒストグラム
AVDD = 5V、デバイス数 = 30、ΔT = –40°C ～ +125°C
図 6-14 リファレンス バッファの温度ドリフト ヒストグラム