JAJSRV0A June   2024  – May 2025 ADS8681W , ADS8685W , ADS8689W

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング要件
    7. 5.7 スイッチング特性
    8. 5.8 タイミング図
    9. 5.9 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 アナログ入力構造
      2. 6.3.2 アナログ入力インピーダンス
      3. 6.3.3 入力保護回路
      4. 6.3.4 プログラマブル ゲイン アンプ (PGA)
      5. 6.3.5 2 次ローパス フィルタ (LPF)
      6. 6.3.6 ADC ドライバ
      7. 6.3.7 リファレンス
        1. 6.3.7.1 内部リファレンス
        2. 6.3.7.2 外部リファレンス
      8. 6.3.8 ADC の伝達関数
      9. 6.3.9 アラーム機能
        1. 6.3.9.1 入力アラーム
        2. 6.3.9.2 AVDD アラーム
    4. 6.4 デバイスの機能モード
      1. 6.4.1 ホスト / デバイス間の接続トポロジ
        1. 6.4.1.1 シングル デバイス：すべての multiSPI オプション
        2. 6.4.1.2 シングル デバイス：標準 SPI インターフェイス
        3. 6.4.1.3 複数のデバイス：デイジーチェーン トポロジ
      2. 6.4.2 デバイスの動作モード
        1. 6.4.2.1 RESET 状態
        2. 6.4.2.2 ACQ 状態
        3. 6.4.2.3 CONV 状態
    5. 6.5 プログラミング
      1. 6.5.1 データ転送フレーム
      2. 6.5.2 入力コマンド ワードおよびレジスタ書き込み動作
      3. 6.5.3 出力データ ワード
      4. 6.5.4 データ転送プロトコル
        1. 6.5.4.1 デバイス構成のプロトコル
        2. 6.5.4.2 デバイスからの読み取りのプロトコル
          1. 6.5.4.2.1 シングル SDO-x のレガシー SPI 互換 (SYS-xy-S) プロトコル
          2. 6.5.4.2.2 デュアル SDO-x のレガシー SPI 互換 (SYS-xy-S) プロトコル
          3. 6.5.4.2.3 ソース同期 (SRC) プロトコル
            1. 6.5.4.2.3.1 出力クロック ソースのオプション
            2. 6.5.4.2.3.2 出力バス幅のオプション
  8. 7 レジスタ マップ
    1. 7.1 デバイス構成およびレジスタ マップ
      1. 7.1.1 DEVICE_ID_REG レジスタ (アドレス = 00h)
      2. 7.1.2 RST_PWRCTL_REG レジスタ (アドレス = 04h)
      3. 7.1.3 SDI_CTL_REG レジスタ (アドレス = 08h)
      4. 7.1.4 SDO_CTL_REG レジスタ (アドレス = 0Ch)
      5. 7.1.5 DATAOUT_CTL_REG レジスタ (アドレス = 10h)
      6. 7.1.6 RANGE_SEL_REG レジスタ (アドレス = 14h)
      7. 7.1.7 ALARM_REG レジスタ (アドレス = 20h)
      8. 7.1.8 ALARM_H_TH_REG レジスタ (アドレス = 24h)
      9. 7.1.9 ALARM_L_TH_REG レジスタ (アドレス = 28h)
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 アラーム機能
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
      1. 8.3.1 電源のデカップリング
      2. 8.3.2 節電
        1. 8.3.2.1 NAP モード
        2. 8.3.2.2 パワーダウン (PD) モード
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

7.1.5 DATAOUT_CTL_REG レジスタ (アドレス = 10h)

このレジスタは、デバイスによるデータ出力を制御します。

ビット 7-0、15-8、23-16、および 31-24 のアドレスは、それぞれ 10h、11h、12h、および 13h です。

図 7-5 DATAOUT_CTL_REG レジスタ
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16
予約済み
R-0000h
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
予約済み DEVICE_
ADDR_ INCL		 VDD_ACTIVE_
ALARM_INCL[1:0]		 IN_ACTIVE_
ALARM_INCL[1:0]		 予約済み RANGE_ INCL 予約済み PAR_EN DATA_VAL
[2:0]
R-0b R/W-0b R/W-0b R/W-0b R-0b R/W-0b R-0000b R/W-<0>b R/W-000b
表 7-7 DATAOUT_CTL_REG レジスタのフィールドの説明
ビット フィールド タイプ リセット 説明
31-16 予約済み R 0000h 予約済み。読み取り 0000h を返す。
15 予約済み R 0b 予約済み。読み取り 0b を返す。
14 DEVICE_ADDR_INCL R/W 0b 4 ビットの DEVICE_ADDR レジスタ値を SDO-x 出力ビット ストリームに含める制御。
0b = レジスタ値を含めない
1b = レジスタ値を含める
13-12 VDD_ACTIVE_ALARM_INCL[1:0] R/W 00b SDO-x 出力ビット ストリームにアクティブ VDD ALARM フラグを含める制御。
00b = 含めない
01b = ACTIVE_VDD_H_FLAG を含める
10b = ACTIVE_VDD_L_FLAG を含める
11b = 両方のフラグを含める
11-10 IN_ACTIVE_ALARM_INCL[1:0] R/W 00b SDO-x 出力ビット ストリームにアクティブ入力 ALARM フラグを含める制御。
00b = 含めない
01b = ACTIVE_IN_H_FLAG を含める
10b = ACTIVE_IN_L_FLAG を含める
11b = 両方のフラグを含める
9 予約済み R 0b 予約済み。読み取り 0h を返す。
8 RANGE_INCL R/W 0b SDO-x 出力ビット ストリームに 4 ビットの入力範囲設定を含める制御。
0b = 範囲構成レジスタ値を含めない
1b = 範囲構成レジスタ値を含める
7-4 予約済み R 0000b 予約済み。読み取り 0000b を返す。
3 PAR_EN(1) R/W 0b 0b = 出力データにパリティ情報が含まれていない
1b = 2 つのパリティ ビット (ADC 出力および出力データ フレーム) が出力データの LSB に追加されている
ADC 出力パリティ ビットが ADC 出力ビットのみの偶数パリティを反映している
出力データ フレームのパリティ ビットは、出力データ フレーム全体の偶数パリティ シグネチャを反映しています。このシグネチャには、ADC 出力ビットと内部フラグまたはレジスタ設定が含まれます。ADC 出力パリティ ビットは、フレーム パリティ ビットの計算には含まれません。
2-0 DATA_VAL[2:0] R/W 000b これらのビットは、コンバータによる出力データ値を制御します。
0xxb = 値出力は変換データ
100b = 値の出力はすべて 0
101b = 値の出力はすべて 1
110b = 値の出力は 0 と 1 が交互に表示
111b = 値の出力は 00 と 11 が交互に表示
(1) このビットを設定すると、出力データの長さが 2 ビット増加します。