JAJSRV0A June   2024  – May 2025 ADS8681W , ADS8685W , ADS8689W

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 説明
  5. ピン構成および機能
  6. 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング要件
    7. 5.7 スイッチング特性
    8. 5.8 タイミング図
    9. 5.9 代表的特性
  7. 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 アナログ入力構造
      2. 6.3.2 アナログ入力インピーダンス
      3. 6.3.3 入力保護回路
      4. 6.3.4 プログラマブル ゲイン アンプ (PGA)
      5. 6.3.5 2 次ローパス フィルタ (LPF)
      6. 6.3.6 ADC ドライバ
      7. 6.3.7 リファレンス
        1. 6.3.7.1 内部リファレンス
        2. 6.3.7.2 外部リファレンス
      8. 6.3.8 ADC の伝達関数
      9. 6.3.9 アラーム機能
        1. 6.3.9.1 入力アラーム
        2. 6.3.9.2 AVDD アラーム
    4. 6.4 デバイスの機能モード
      1. 6.4.1 ホスト / デバイス間の接続トポロジ
        1. 6.4.1.1 シングル デバイス:すべての multiSPI オプション
        2. 6.4.1.2 シングル デバイス:標準 SPI インターフェイス
        3. 6.4.1.3 複数のデバイス:デイジーチェーン トポロジ
      2. 6.4.2 デバイスの動作モード
        1. 6.4.2.1 RESET 状態
        2. 6.4.2.2 ACQ 状態
        3. 6.4.2.3 CONV 状態
    5. 6.5 プログラミング
      1. 6.5.1 データ転送フレーム
      2. 6.5.2 入力コマンド ワードおよびレジスタ書き込み動作
      3. 6.5.3 出力データ ワード
      4. 6.5.4 データ転送プロトコル
        1. 6.5.4.1 デバイス構成のプロトコル
        2. 6.5.4.2 デバイスからの読み取りのプロトコル
          1. 6.5.4.2.1 シングル SDO-x のレガシー SPI 互換 (SYS-xy-S) プロトコル
          2. 6.5.4.2.2 デュアル SDO-x のレガシー SPI 互換 (SYS-xy-S) プロトコル
          3. 6.5.4.2.3 ソース同期 (SRC) プロトコル
            1. 6.5.4.2.3.1 出力クロック ソースのオプション
            2. 6.5.4.2.3.2 出力バス幅のオプション
  8. レジスタ マップ
    1. 7.1 デバイス構成およびレジスタ マップ
      1. 7.1.1 DEVICE_ID_REG レジスタ (アドレス = 00h)
      2. 7.1.2 RST_PWRCTL_REG レジスタ (アドレス = 04h)
      3. 7.1.3 SDI_CTL_REG レジスタ (アドレス = 08h)
      4. 7.1.4 SDO_CTL_REG レジスタ (アドレス = 0Ch)
      5. 7.1.5 DATAOUT_CTL_REG レジスタ (アドレス = 10h)
      6. 7.1.6 RANGE_SEL_REG レジスタ (アドレス = 14h)
      7. 7.1.7 ALARM_REG レジスタ (アドレス = 20h)
      8. 7.1.8 ALARM_H_TH_REG レジスタ (アドレス = 24h)
      9. 7.1.9 ALARM_L_TH_REG レジスタ (アドレス = 28h)
  9. アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 アラーム機能
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
      1. 8.3.1 電源のデカップリング
      2. 8.3.2 節電
        1. 8.3.2.1 NAP モード
        2. 8.3.2.2 パワーダウン (PD) モード
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

内部リファレンス

デバイスには、公称出力値 4.096V の内部リファレンス ソースが備わっています。内部リファレンス を選択するには、RANGE_SEL_REG レジスタの INTREF_DIS ビットをロジック 0 にプログラムします。内部リファレンスを使用すると、REFIO ピンは内部リファレンス値での出力になります。図 6-7 に示されているように、REFIO ピンと REFGND ピンの間に 4.7µF (最小) のデカップリング コンデンサを配置します。内部バンドギャップ回路の出力インピーダンスによって、このコンデンサと一緒にローパス フィルタが形成され、リファレンスのノイズを帯域制限します。この値の小さいコンデンサを使用すると、システムのリファレンス ノイズが大きくなり、信号対雑音比と SINAD の性能が低下する可能性があります。電流出力能力は制限されているため、REFIO ピンを使用して外部 AC または DC 負荷を駆動しないでください。許容可能なオペアンプ バッファ (OPA320 など) が続く場合は、REFIO ピンをソースとして使用します。

ADS8681W ADS8685W ADS8689W 4.096V 内部リファレンスを使用したデバイス接続図 6-7 4.096V 内部リファレンスを使用したデバイス接続

デバイスの内部リファレンス電圧は、初期精度仕様を提供するように工場出荷時に調整されます。図 6-8 のヒストグラムに、3420 を超える量産デバイスから取得した内部電圧リファレンス出力の分布を示します。

ADS8681W ADS8685W ADS8689W 室温での内部リファレンス精度ヒストグラム
 
図 6-8 室温での内部リファレンス精度ヒストグラム

ダイが機械的ストレスまたは熱ストレスにさらされると、内部リファレンスの初期精度の仕様が低下します。VREF 値が変動する主な原因は、プリント基板 (PCB) への半田付け時に発生するデバイスへの加熱、およびそれ以降の半田リフローです。熱ヒステリシスの主な原因は、ダイ ストレスの変化です。これは、パッケージ、ダイ接続材料、モールド化合物、デバイス レイアウトによって決まります。

この効果を説明するために、メーカーが推奨するリフロー プロファイルに従い、鉛フリー半田ペーストを使用して 30 個のデバイスをはんだ付けしました。このプロセスの説明は、『AN-2029 取り扱いおよびプロセスの推奨事項』アプリケーション ノートに記載されています。図 6-9 に示されているように、内部電圧リファレンス出力をリフロー プロセスの前後で測定して、値の標準的なシフトを示しています。テストしたユニットすべてで、出力電圧に正のシフトが示されましたが、負のシフトも可能です。図 6-9 のヒストグラムは、単一のリフロー条件にさらされた際の典型的なシフトを示しています。両面に表面実装部品があるプリント基板では、複数回のリフローにさらされることが一般的であり、これが出力電圧にさらなるシフトを引き起こします。PCB にリフローが何回も行われる場合は、ADS868xW を 2 回目のパスで半田付けすることで、デバイスへの熱ストレスを最小限に抑えることができます。

ADS8681W ADS8685W ADS8689W 半田付けの熱によるシフトの分布ヒストグラム
 
図 6-9 半田付けの熱によるシフトの分布ヒストグラム

内部リファレンスも温度補償されており、-40°C ~ +125°C の拡張産業用温度範囲にわたって優れた温度ドリフトを提供します。図 6-10 に、AVDD 電源電圧の異なる値に対する温度全体の内部リファレンス電圧の変動を示します。図 6-11 に、WQFN (RUM) パッケージ

ADS8681W ADS8685W ADS8689W AVDD と温度全体にわたる REFIO 電圧の変動
 
図 6-10 AVDD と温度全体にわたる REFIO 電圧の変動
ADS8681W ADS8685W ADS8689W 内部リファレンスの温度ドリフト ヒストグラム
AVDD = 5V、デバイス数 = 30、ΔT = –40°C ~ +125°C
図 6-11 内部リファレンスの温度ドリフト ヒストグラム