JAJSRV0A June   2024  – May 2025 ADS8681W , ADS8685W , ADS8689W

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング要件
    7. 5.7 スイッチング特性
    8. 5.8 タイミング図
    9. 5.9 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 アナログ入力構造
      2. 6.3.2 アナログ入力インピーダンス
      3. 6.3.3 入力保護回路
      4. 6.3.4 プログラマブル ゲイン アンプ (PGA)
      5. 6.3.5 2 次ローパス フィルタ (LPF)
      6. 6.3.6 ADC ドライバ
      7. 6.3.7 リファレンス
        1. 6.3.7.1 内部リファレンス
        2. 6.3.7.2 外部リファレンス
      8. 6.3.8 ADC の伝達関数
      9. 6.3.9 アラーム機能
        1. 6.3.9.1 入力アラーム
        2. 6.3.9.2 AVDD アラーム
    4. 6.4 デバイスの機能モード
      1. 6.4.1 ホスト / デバイス間の接続トポロジ
        1. 6.4.1.1 シングル デバイス：すべての multiSPI オプション
        2. 6.4.1.2 シングル デバイス：標準 SPI インターフェイス
        3. 6.4.1.3 複数のデバイス：デイジーチェーン トポロジ
      2. 6.4.2 デバイスの動作モード
        1. 6.4.2.1 RESET 状態
        2. 6.4.2.2 ACQ 状態
        3. 6.4.2.3 CONV 状態
    5. 6.5 プログラミング
      1. 6.5.1 データ転送フレーム
      2. 6.5.2 入力コマンド ワードおよびレジスタ書き込み動作
      3. 6.5.3 出力データ ワード
      4. 6.5.4 データ転送プロトコル
        1. 6.5.4.1 デバイス構成のプロトコル
        2. 6.5.4.2 デバイスからの読み取りのプロトコル
          1. 6.5.4.2.1 シングル SDO-x のレガシー SPI 互換 (SYS-xy-S) プロトコル
          2. 6.5.4.2.2 デュアル SDO-x のレガシー SPI 互換 (SYS-xy-S) プロトコル
          3. 6.5.4.2.3 ソース同期 (SRC) プロトコル
            1. 6.5.4.2.3.1 出力クロック ソースのオプション
            2. 6.5.4.2.3.2 出力バス幅のオプション
  8. 7 レジスタ マップ
    1. 7.1 デバイス構成およびレジスタ マップ
      1. 7.1.1 DEVICE_ID_REG レジスタ (アドレス = 00h)
      2. 7.1.2 RST_PWRCTL_REG レジスタ (アドレス = 04h)
      3. 7.1.3 SDI_CTL_REG レジスタ (アドレス = 08h)
      4. 7.1.4 SDO_CTL_REG レジスタ (アドレス = 0Ch)
      5. 7.1.5 DATAOUT_CTL_REG レジスタ (アドレス = 10h)
      6. 7.1.6 RANGE_SEL_REG レジスタ (アドレス = 14h)
      7. 7.1.7 ALARM_REG レジスタ (アドレス = 20h)
      8. 7.1.8 ALARM_H_TH_REG レジスタ (アドレス = 24h)
      9. 7.1.9 ALARM_L_TH_REG レジスタ (アドレス = 28h)
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 アラーム機能
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
      1. 8.3.1 電源のデカップリング
      2. 8.3.2 節電
        1. 8.3.2.1 NAP モード
        2. 8.3.2.2 パワーダウン (PD) モード
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

5.5 電気的特性

すべての最小値および最大値の仕様は TA = –40°C ～ +125°C、標準仕様は TA = 25°C、AVDD = 5V、DVDD = 3.3V、VREF = 4.096V (内部)、および最大スループット (特に記述のない限り)
パラメータ テスト条件 最小値 標準値 最大値 単位
アナログ入力
RIN 入力インピーダンス 入力範囲 = TA = 25℃ で ±3 x VREF 1.02 1.2 MΩ
入力範囲 = TA = 25℃ で ±2.5 x VREF 0.85 1
入力範囲 = TA = 25℃ で ±1.5 x VREF 1.02 1.2
入力範囲 = TA = 25℃ で ±1.25 x VREF 0.85 1
入力範囲 = TA = 25℃ で ±0.625 x VREF 0.85 1
入力範囲 = TA = 25℃ で 3 x VREF 1.02 1.2
入力範囲 = TA = 25℃ で 2.5 x VREF 0.85 1
入力範囲 = TA = 25℃ で 1.5 x VREF 1.02 1.2
入力範囲 = TA = 25℃ で 1.25 x VREF 0.85 1
IIN 入力電流 入力範囲 ±3 x VREF、AIN_P ピン = VIN および AIN_M = GND での電圧 (VIN – 2.5) / RIN µA
入力範囲 = ±2.5 x VREF、AIN_P ピン = VIN および AIN_M = GND での電圧 (VIN – 2.2) / RIN
入力範囲 = ±1.5 x VREF、AIN_P ピン = VIN および AIN_M = GND での電圧 (VIN – 2.0) / RIN
入力範囲 = ±1.25 x VREF、AIN_P ピン = VIN および AIN_M = GND での電圧 (VIN – 2.0) / RIN
入力範囲 = ±0.625 x VREF、AIN_P ピン = VIN および AIN_M = GND での電圧 (VIN – 1.6) / RIN
入力範囲 = 3 x VREF、AIN_P ピン = VIN および AIN_M = GND での電圧 (VIN – 2.6) / RIN
入力範囲 = 2.5 x VREF、AIN_P ピン = VIN および AIN_M = GND での電圧 (VIN – 2.5) / RIN
入力範囲 = 1.5 x VREF、AIN_P ピン = VIN および AIN_M = GND での電圧 (VIN – 2.7) / RIN
入力範囲 = 1.25 x VREF、AIN_P ピン = VIN および AIN_M = GND での電圧 (VIN – 2.5) / RIN
入力過電圧保護回路
VOVP すべての入力範囲 AVDD = 5V、すべての入力範囲 -20 20 V
AVDD = フローティング、すべての入力範囲 -15 15
入力帯域幅
f-3dB 小信号入力帯域幅 –3dB 入力範囲 = ±3 x VREF 454 kHz
–3dB 入力範囲 = ±2.5 x VREF 454
–3dB 入力範囲 = ±1.5 x VREF 449
–3dB 入力範囲 = ±1.25 x VREF 449
–3dB 入力範囲 = ±0.625 x VREF 385
–3dB 入力範囲 = 3 x VREF 414
–3dB 入力範囲 = 2.5 x VREF 414
–3dB 入力範囲 = 1.5 x VREF 368
–3dB 入力範囲 = 1.25 x VREF 368
f-0.1dB 小信号入力帯域幅 –0.1dB 入力範囲 = ±3 x VREF 74 kHz
–0.1dB 入力範囲 = ±2.5 x VREF 74
–0.1dB 入力範囲 = ±1.5 x VREF 85
–0.1dB 入力範囲 = ±1.25 x VREF 85
–0.1dB 入力範囲 = ±0.625 x VREF 64
–0.1dB 入力範囲 = 3 x VREF 75
–0.1dB 入力範囲 = 2.5 x VREF 75
–0.1dB 入力範囲 = 1.5 x VREF 83
–0.1dB 入力範囲 = 1.25 x VREF 83
DC 特性
分解能 16 ビット
NMC ミッシング コードなし 16 ビット
DNL 微分非直線性 すべての入力範囲 -0.9 ±0.6 0.9 LSB
INL 積分非直線性 すべての入力バイポーラ レンジ -2 ±0.8 2 LSB
すべてのユニポーラ レンジ -2 ±0.6 2
EO オフセット エラー すべての入力バイポーラ レンジ TA = 25°C -1.4 ±0.2 1.4 mV
すべてのユニポーラ レンジ TA = 25°C -2 ±0.2 2
温度によるオフセット誤差のドリフト すべての入力範囲 -3 ±0.75 3 ppm/℃
EG ゲイン誤差 TA = 25°C でのすべての入力範囲 -0.025 ±0.01 0.025 %FSR
温度によるゲイン誤差のドリフト すべての入力範囲 -5 ±1 5 ppm/℃
AC 特性
SNR 信号対雑音比 入力範囲 = ±3 x VREF 79 80.4 dB
入力範囲 = ±2.5 x VREF 79 80.6
入力範囲 = ±1.5 × VREF 78 79.3
入力範囲 = ±1.25 × VREF 78 79.2
入力範囲 = ±0.625 × VREF 76 77.2
入力範囲 = 3 × VREF 77 78.8
入力範囲 = 2.5 × VREF 77 78.8
入力範囲 = 1.5 × VREF 76 77.5
入力範囲 = 1.25 × VREF 76 77.3
THD 全高調波歪 すべての入力範囲  -105 dB
SINAD 信号対雑音 + 歪み 入力範囲 = ±3 × VREF 79 80.4
dB
入力範囲 = ±2.5 × VREF 79 80.6
入力範囲 = ±1.5 × VREF 78 79.4
入力範囲 = ±1.25 × VREF 78 79.3
入力範囲 = ±0.625 × VREF 76 77.3
入力範囲 = 3 × VREF 77 78.9
入力範囲 = 2.5 × VREF 77 78.8
入力範囲 = 1.5 × VREF 76 77.5
入力範囲 = 1.25 × VREF 76 77.4
SFDR スプリアスフリー ダイナミック レンジ すべての入力範囲 109
dB
内部リファレンス出力
VREFIO REFIO ピン (出力として構成) TA = 25℃ での WQFN (RUM) 4.094 4.096 4.098 V
dVREFIO/dTA 内部リファレンス温度ドリフト 5 ppm/℃
COUT_REFIO REFIO ピンのデカップリング コンデンサ 4.7 μF
VREFCAP ADC へのリファレンス電圧 (REFCAP ピン経由) 4.095 4.096 4.097 V
REFCAP 温度ドリフト 0.5 2 ppm/℃
COUT_REFCAP REFCAP ピンのデカップリング コンデンサ 10 μF
ターンオン時間 COUT_REFCAP = 10µF、COUT_REFIO = 10µF 20 ms
AVDD コンパレータ
VTH_HIGH High スレッショルド電圧 5.3 V
VTH_LOW 低スレッショルド電圧 4.7
デジタル入力 (CMOS)
VIH デジタル高入力電圧ロジック レベル DVDD > 2.35V 0.7 × DVDD DVDD + 0.3 V
DVDD ≤ 2.35V 0.8 × DVDD DVDD + 0.3
VIL デジタル低入力電圧ロジック レベル DVDD > 2.35V -0.3 0.3 x DVDD V
DVDD ≤ 2.35V -0.3 0.2 x DVDD
入力リーク電流 100 nA
入力ピン容量 5 pF
デジタル出力 (CMOS)
VOH
デジタル高出力電圧ロジック レベル

 IO = 500μA ソース 0.8 × DVDD DVDD V
VOL
デジタル低出力電圧ロジック レベル

 IO = 500μA シンク 0 0.2 × DVDD V

フローティング状態のリーク電流

 デジタル出力ピンのみ 1 µA

内部ピン容量

5 pF
電源要件
AVDD アナログ電源電圧 動作範囲 4.75 5 5.25 V
DVDD デジタル電源電圧 動作範囲 1.65 3.3 AVDD V
規定性能の電源電圧範囲 2.7 3.3 AVDD
IAVDD_DYN アナログ電源電流、デバイスは最大スループットで変換 内部リファレンス ADS8681W 8.2 10.5 mA
内部リファレンス ADS8681W 5.6 7.25
内部リファレンス ADS8685W 4 5
外部リファレンス ADS8689W 7.0 8.75
外部リファレンス ADS8685W 4.4 5.5
外部リファレンス ADS8689W 2.7 3.25
IAVDD_STC アナログ電源電流、デバイスは未変換 内部リファレンス ADS8681W 4.7 6.25 mA
内部リファレンス ADS8685W、ADS8689W 3.5 4.7
外部リファレンス ADS8681W 3.5 4.5
外部リファレンス ADS8685W、ADS8689W 2.3 3
IAVDD_STDBY アナログ電源電流、デバイスは STANDBY モード 内部リファレンス 2.8 mA
外部リファレンス 1.6
IAVDD_PD アナログ電源電流、デバイスは PD モード 内部リファレンス 10 µA
外部リファレンス 10
IDVDD_DYN デジタル電源電流、最大スループット 0.2 0.25 mA
IDVDD_STDBY デジタル電源電流、デバイスは STANDBY モード 1 µA
IDVDD_PD デジタル電源電流、デバイスは PD モード 1 µA