JAJSSZ1B December   2023  – September 2025 DRV8334

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
    1. 4.1 ピン機能 48 ピン DRV8334
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格 (DRV8334)
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング要件
    7. 5.7 SPI のタイミング図
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 3 つの BLDC ゲート ドライバ
        1. 6.3.1.1 PWM 制御モード
          1. 6.3.1.1.1 6x PWM モード
          2. 6.3.1.1.2 3x PWM モード、INLx 有効化制御付き
          3. 6.3.1.1.3 3x PWM モード、SPI 有効化制御付き
          4. 6.3.1.1.4 1x PWM モード
          5. 6.3.1.1.5 SPI ゲート駆動モード
        2. 6.3.1.2 ゲート ドライブ アーキテクチャ
          1. 6.3.1.2.1 ブートストラップ ダイオード
          2. 6.3.1.2.2 GVDD チャージ ポンプ / LDO
          3. 6.3.1.2.3 VCP トリクル チャージ ポンプ
          4. 6.3.1.2.4 ゲート ドライバの出力
          5. 6.3.1.2.5 パッシブおよびセミアクティブ プルダウン抵抗
          6. 6.3.1.2.6 TDRIVE ゲート駆動タイミング制御
          7. 6.3.1.2.7 伝搬遅延
          8. 6.3.1.2.8 デッドタイムとクロス導通防止
      2. 6.3.2 ローサイド電流検出アンプ
        1. 6.3.2.1 単方向電流センス動作
        2. 6.3.2.2 双方向電流検出の動作
      3. 6.3.3 ゲート ドライバ シャットダウン
        1. 6.3.3.1 DRVOFF ゲート ドライバ シャットダウン
        2. 6.3.3.2 ゲート ドライバ シャットダウン タイミング シーケンス
      4. 6.3.4 ゲート ドライバ保護回路
        1. 6.3.4.1  PVDD 電源低電圧警告 (PVDD_UVW)
        2. 6.3.4.2  PVDD 電源低電圧誤動作防止 (PVDD_UV)
        3. 6.3.4.3  PVDD 電源過電圧故障 (PVDD_OV)
        4. 6.3.4.4  GVDD 低電圧誤動作防止 (GVDD_UV)
        5. 6.3.4.5  GVDD 過電圧故障 (GVDD_OV)
        6. 6.3.4.6  BST 低電圧誤動作防止 (BST_UV)
        7. 6.3.4.7  BST 過電圧故障 (BST_OV)
        8. 6.3.4.8  VCP 低電圧故障 (CP_OV)
        9. 6.3.4.9  VCP 過電圧故障 (CP_OV)
        10. 6.3.4.10 VDRAIN 低電圧故障 (VDRAIN_UV)
        11. 6.3.4.11 VDRAIN 過電圧故障 (VDRAIN_OV)
        12. 6.3.4.12 MOSFET VGS 監視保護
        13. 6.3.4.13 MOSFET VDS 過電流保護 (VDS_OCP)
        14. 6.3.4.14 VSENSE 過電流保護 (SEN_OCP)
        15. 6.3.4.15 位相コンパレータ
        16. 6.3.4.16 サーマル シャットダウン (OTSD)
        17. 6.3.4.17 過熱警告 (OTW)
        18. 6.3.4.18 OTP CRC
        19. 6.3.4.19 SPI ウォッチドッグ タイマ
        20. 6.3.4.20 位相診断
    4. 6.4 デバイスの機能モード
      1. 6.4.1 ゲート ドライバの機能モード
        1. 6.4.1.1 スリープ モード
        2. 6.4.1.2 動作モード
      2. 6.4.2 デバイス パワーアップ シーケンス
    5. 6.5 プログラミング
      1. 6.5.1 SPI
      2. 6.5.2 SPI フォーマット
      3. 6.5.3 SPI フォーマット図
  8. 7 レジスタ マップ
    1. 7.1 STATUS レジスタ
    2. 7.2 制御レジスタ
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 48 ピン パッケージを使用した代表的なアプリケーション
        1. 8.2.1.1 外付け部品
      2. 8.2.2 アプリケーション曲線
    3. 8.3 レイアウト
      1. 8.3.1 レイアウトのガイドライン
      2. 8.3.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 コミュニティ リソース
    4. 9.4 商標
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報
    1. 11.1 付録：パッケージ オプション
    2. 11.2 テープおよびリール情報

6.1 概要

DRV8334 ファミリのデバイスは、3 相モーター駆動アプリケーション用の統合型 4.5 ～ 60V ゲート ドライバです。デバイスは、3 つの独立したハーフブリッジ ゲート ドライバ、トリクル チャージ ポンプ、ハイサイドおよびローサイド ゲート ドライバの電源電圧用リニア レギュレータを統合することにより、システムのコンポーネント数、コスト、複雑性を低減しています。このデバイスは、電流シャント (または電流センス) アンプも内蔵しています。標準のシリアル ペリフェラル インターフェイス (SPI) を使うと、デバイスの各種設定とフォルト診断情報の読み出しを外部コントローラから簡単に行うことができます。

本ゲート ドライバは外付け N チャネル ハイサイド / ローサイド パワー MOSFET をサポートしており、最大 1A (ソース) / 2A (シンク) のピーク電流を駆動することができます。ハイサイド ゲート駆動の電源電圧は、ブートストラップ コンデンサから生成されます。ローサイド ゲート ドライバの電源電圧は、12V に制御される PVDD 電源からリニア レギュレータ GVDD を使用して生成されます。

スマート ゲート ドライブ アーキテクチャはゲート駆動出力電流の強度を動的に調整する機能を備えています。これにより、ゲート ドライバはパワー MOSFET の VDS スイッチング速度を制御できます。この機能により、外部のゲート駆動抵抗およびダイオードが不要になるので、部品表 (BOM) の部品点数や、コスト、プリント基板 (PCB) 上に占める面積が低減します。このアーキテクチャでは、ゲート ドライバで発生する短絡からの保護、ハーフブリッジのデッド タイムの制御、外部パワー MOSFET の dV/dt 寄生ターンオンからの保護のために、内部ステート マシンも使用します。

DRV8334は、ローサイド シャント抵抗を使用してすべての外部ハーフブリッジを流れる電流のレベルを監視するために、電流センス アンプが内蔵されています。電流センス アンプのゲイン設定は、SPI コマンドを介して調整できます。

高いレベルでデバイスが統合されていることに加え、DRV8334には、広範な保護機能も組み込まれています。電源低電圧誤動作防止 (PVDD Uv)、レギュレータ低電圧誤動作防止 (GVDDUV)、VDS 過電流監視 (VDS OCP)、RSENSE 過電流監視 (SNS_OCP)、過熱シャットダウン (OTW および OTSD) などの機能が挙げられます。故障イベントは、nFAULT ピンで通知されます。