JAJSSZ1B December   2023  – September 2025 DRV8334

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
    1. 4.1 ピン機能 48 ピン DRV8334
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格 (DRV8334)
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング要件
    7. 5.7 SPI のタイミング図
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 3 つの BLDC ゲート ドライバ
        1. 6.3.1.1 PWM 制御モード
          1. 6.3.1.1.1 6x PWM モード
          2. 6.3.1.1.2 3x PWM モード、INLx 有効化制御付き
          3. 6.3.1.1.3 3x PWM モード、SPI 有効化制御付き
          4. 6.3.1.1.4 1x PWM モード
          5. 6.3.1.1.5 SPI ゲート駆動モード
        2. 6.3.1.2 ゲート ドライブ アーキテクチャ
          1. 6.3.1.2.1 ブートストラップ ダイオード
          2. 6.3.1.2.2 GVDD チャージ ポンプ / LDO
          3. 6.3.1.2.3 VCP トリクル チャージ ポンプ
          4. 6.3.1.2.4 ゲート ドライバの出力
          5. 6.3.1.2.5 パッシブおよびセミアクティブ プルダウン抵抗
          6. 6.3.1.2.6 TDRIVE ゲート駆動タイミング制御
          7. 6.3.1.2.7 伝搬遅延
          8. 6.3.1.2.8 デッドタイムとクロス導通防止
      2. 6.3.2 ローサイド電流検出アンプ
        1. 6.3.2.1 単方向電流センス動作
        2. 6.3.2.2 双方向電流検出の動作
      3. 6.3.3 ゲート ドライバ シャットダウン
        1. 6.3.3.1 DRVOFF ゲート ドライバ シャットダウン
        2. 6.3.3.2 ゲート ドライバ シャットダウン タイミング シーケンス
      4. 6.3.4 ゲート ドライバ保護回路
        1. 6.3.4.1  PVDD 電源低電圧警告 (PVDD_UVW)
        2. 6.3.4.2  PVDD 電源低電圧誤動作防止 (PVDD_UV)
        3. 6.3.4.3  PVDD 電源過電圧故障 (PVDD_OV)
        4. 6.3.4.4  GVDD 低電圧誤動作防止 (GVDD_UV)
        5. 6.3.4.5  GVDD 過電圧故障 (GVDD_OV)
        6. 6.3.4.6  BST 低電圧誤動作防止 (BST_UV)
        7. 6.3.4.7  BST 過電圧故障 (BST_OV)
        8. 6.3.4.8  VCP 低電圧故障 (CP_OV)
        9. 6.3.4.9  VCP 過電圧故障 (CP_OV)
        10. 6.3.4.10 VDRAIN 低電圧故障 (VDRAIN_UV)
        11. 6.3.4.11 VDRAIN 過電圧故障 (VDRAIN_OV)
        12. 6.3.4.12 MOSFET VGS 監視保護
        13. 6.3.4.13 MOSFET VDS 過電流保護 (VDS_OCP)
        14. 6.3.4.14 VSENSE 過電流保護 (SEN_OCP)
        15. 6.3.4.15 位相コンパレータ
        16. 6.3.4.16 サーマル シャットダウン (OTSD)
        17. 6.3.4.17 過熱警告 (OTW)
        18. 6.3.4.18 OTP CRC
        19. 6.3.4.19 SPI ウォッチドッグ タイマ
        20. 6.3.4.20 位相診断
    4. 6.4 デバイスの機能モード
      1. 6.4.1 ゲート ドライバの機能モード
        1. 6.4.1.1 スリープ モード
        2. 6.4.1.2 動作モード
      2. 6.4.2 デバイス パワーアップ シーケンス
    5. 6.5 プログラミング
      1. 6.5.1 SPI
      2. 6.5.2 SPI フォーマット
      3. 6.5.3 SPI フォーマット図
  8. 7 レジスタ マップ
    1. 7.1 STATUS レジスタ
    2. 7.2 制御レジスタ
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 48 ピン パッケージを使用した代表的なアプリケーション
        1. 8.2.1.1 外付け部品
      2. 8.2.2 アプリケーション曲線
    3. 8.3 レイアウト
      1. 8.3.1 レイアウトのガイドライン
      2. 8.3.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 コミュニティ リソース
    4. 9.4 商標
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報
    1. 11.1 付録：パッケージ オプション
    2. 11.2 テープおよびリール情報

5.3 推奨動作条件

動作温度範囲内 (特に記述のない限り)
最小値 公称値 最大値 単位
VVM 電源電圧 PVDD
デバイス完全機能。PVDD = 4.5V で動作するのは、それより高い PVDD から得られる場合のみ。スタートアップ時の最小 PVDD = 4.85V		 4.5 36 V
VVM ロジック動作の電源電圧 PVDD、ロジック、SPI は、起動時にバッテリが最小 PVDD から低下した後に機能します (デバイスの完全な機能から復帰した後のバッテリ始動中) 4.0 60 V
VVDRAIN ハイサイド MOSFET ドレイン電圧 VDRAIN、フル機能 4.5 60 V
VVDRAIN ハイサイド MOSFET ドレイン電圧 VDRAIN、限定的な機能 (VDS モニタ)。  GVDD、TCP/VCP、BST、ゲート ドライバは機能しています。 0 60 V
VBST SHx を基準とするブートストラップ ピンの電圧 nSLEEP = High、PWM スイッチング、ゲート ドライバが機能しています(1) 3.9 20 V
IVCP VCP 外部負荷 VCP、PVDD < 8V 3 mA
IVCP VCP 外部負荷 VCP、PVDD > 8V 5 mA
VIN ロジック入力電圧 DRVOFF、INHx、INLx 0 5.5 V
VIN ロジック入力電圧 nSLEEP、 0 60 V
VIN ロジック入力電圧 SCLK、SDI、nSCS 0 5.5 V
VOD オープン ドレイン プルアップ電圧 nFAULT 5.5 V
IOD オープン ドレイン出力プルアップ抵抗  nFAULT 5 KΩ
IOD オープン ドレイン出力電流 SDO、PHC、DC 条件 -1 mA
IGS 総平均ゲート駆動電流 (ローサイドとハイサイドを合わせて) IGHx.IGLx 50 mA
VVREF 電流センス アンプ リファレンス 電圧 VREF 3 5.5 V
VSL SLx の DC 電圧 SLx ピン、DC 条件 -2 2 V
VCM_CSA 電流センス入力同相電圧 SP、SN -2 2 V
TA 動作時の周囲温度 -40 125 °C
TJ 動作時接合部温度 -40 150 °C
(1) VBST は、外部 MOSFET の条件だけでなく、過電圧 / 低電圧検出スレッショルド VBST_OV/VBST_UV とともにユーザーが確認する必要があります。