JAJST94 データシート

JAJST94A February 2010 – March 2024 SN65MLVD040

PRODUCTION DATA

5.9 ドライバスイッチング特性

推奨動作条件範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値 ⁽¹⁾	最大値	単位
t_pLH	伝搬遅延時間、出力立ち上がり	図 6-5 を参照	1.3	1.9	2.4	ns
t_pHL	伝搬遅延時間、出力立ち下がり		1.3	1.9	2.4	ns
t_r	差動出力信号の立ち上がり時間		0.9		2	ns
t_f	差動出力信号の立ち下がり時間		0.9		2.2	ns
t_sk(o)	出力スキュー				200	ps
t_sk(p)	パルススキュー (\|t_PHL - t_PLH\|)				150	ps
t_sk(pp)	部品間スキュー⁽²⁾				300	ps
t_jit(per)	周期ジッタ、rms (1 標準偏差)⁽³⁾	すべてのチャネルのスイッチング、125MHz クロック入力⁽⁴⁾、図 6-8 を参照			2	ps
t_jit(c-c)	サイクル間ジッタ、rms⁽³⁾	すべてのチャネルのスイッチング、125MHz クロック入力⁽⁴⁾、図 6-8 を参照			9	ps
t_jit(det)	確定的ジッタ⁽³⁾	すべてのチャネルがスイッチング、250Mbps 2¹⁵–1 PRBS 入力⁽⁴⁾、図 6-8 を参照			290	ps
t_jit(r)	ランダムジッタ⁽³⁾	すべてのチャネルがスイッチング、250Mbps 2¹⁵–1 PRBS 入力⁽⁴⁾、図 6-8 を参照			4	ps
t_PZH	イネーブル時間、高インピーダンスから High レベルへの出力	図 6-6 を参照			7	ns
t_PZL	イネーブル時間、高インピーダンスから Low レベルへの出力				7	ns
t_PHZ	ディセーブル時間、High レベルから高インピーダンスへの出力				7	ns
t_PLZ	ディセーブル時間、Low レベルから高インピーダンスへの出力				7	ns

(1) 標準値はすべて 25℃で、3.3V の電源電圧を使用します。

(2) t_sk(pp) は、2 つのデバイスが同じ電源電圧、同じ温度で動作し、パッケージとテスト回路が同一である場合の、両方のデバイスの指定された任意の端子間の伝搬遅延時間の差です。

(3) ジッタは、設計と特性によって保証されています。スティミュラスのジッタがこの数値から減算されました。

(4) t_r = t_f = 0.5ns (10% to 90%)