JAJST94A February   2010  – March 2024 SN65MLVD040

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  推奨動作条件
    3. 5.3  熱特性
    4. 5.4  パッケージ定格消費電力
    5. 5.5  デバイスの電気的特性
    6. 5.6  ドライバの電気的特性
    7. 5.7  レシーバの電気的特性
    8. 5.8  バス入力および出力の電気的特性
    9. 5.9  ドライバ スイッチング特性
    10. 5.10 レシーバのスイッチング特性
    11. 5.11 代表的特性
  7. 6 パラメータ測定情報
    1. 6.1 等価な入力および出力回路図
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
      1. 7.1.1 ソース同期システム クロック (SSSC)
        1. 7.1.1.1 活線挿抜 / グリッチのない電源オン / オフ
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 ドキュメントのサポート
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 商標
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

6 パラメータ測定情報

SN65MLVD040 ドライバ電圧および電流の定義図 6-1 ドライバ電圧および電流の定義
SN65MLVD040 差動出力電圧テスト回路
すべての抵抗の公差は 1% です。
図 6-2 差動出力電圧テスト回路
SN65MLVD040 ドライバの同相モード出力電圧のテスト回路と定義
A. すべての入力パルスは、tr または tf ≤ 1ns、パルス周波数 = 1 MHz、デューティ サイクル = 50 ±5% の特性を持つジェネレータから供給されます。
B. C1、C2、C3 には D.U.T. から 2cm 以内の計測機器および治具の容量が含まれ、公差は ±20% です。
C. R1 および R2 は金属皮膜、表面実装、公差 ±1% で、D.U.T. から 2cm 以内に配置されています。
D. VOS(PP) の測定 は、-3dB 帯域幅が 1GHz 以上のテスト機器で行います。
図 6-3 ドライバの同相モード出力電圧のテスト回路と定義
SN65MLVD040 ドライバ短絡テスト回路図 6-4 ドライバ短絡テスト回路
SN65MLVD040 差動出力信号のドライバ テスト回路、タイミング、電圧の定義
A. すべての入力パルスは、tr または tf ≤ 1ns、周波数 1MHz、デューティ サイクル 50 ±5%の特性を持つジェネレータから供給されます。
B. C1、C2、C3 には D.U.T. から 2cm 以内の計測機器および治具の容量が含まれ、公差は ±20% です。
C. R1 は金属皮膜、表面実装、1% 公差で、D.U.T. から 2cm 以内に配置されています。
D. 測定は、-3dB 帯域幅が 1GHz 以上のテスト機器で行います。
図 6-5 差動出力信号のドライバ テスト回路、タイミング、電圧の定義
SN65MLVD040 ドライバのイネーブル / ディセーブル時間回路と定義
A. すべての入力パルスは、tr または tf ≤ 1ns、周波数 1MHz、デューティ サイクル 50 ±5%の特性を持つジェネレータから供給されます。
B. C1、C2、C3、C4 には、D.U.T. から 2cm 以内の計測機器および治具の容量が含まれ、公差は ±20% です。
C. R1 および R2 は金属皮膜、表面実装、1% 公差で、D.U.T. から 2cm 以内に配置されています。
D. 測定は、-3dB 帯域幅が 1GHz 以上のテスト機器で行います。
図 6-6 ドライバのイネーブル / ディセーブル時間回路と定義
SN65MLVD040 最大定常状態出力電圧図 6-7 最大定常状態出力電圧
SN65MLVD040 ドライバのジッタ測定波形
A. すべての入力パルスは、プラグイン E4832A を備えた Agilent 81250 Parallel BERT Stimulus System から供給されます。
B. サイクル間測定は、TDSJIT3 アプリケーション ソフトウェアを実行している TEK TDS6604 で行います。
C. 他のすべてのジッタ測定は、Agilent Infiniium DCA-J 86100C Digital Communications Analyzer で行います。
D. 周期ジッタとサイクル間ジッタは、125MHz 50 ±1% デューティ サイクルのクロック入力を使用して測定します。75K を超えるサンプルで測定。
E. 確定的ジッタとランダム ジッタは、250Mbps 215–1 PRBS 入力を使用して測定します。BER = 10-12 超で測定
図 6-8 ドライバのジッタ測定波形
SN65MLVD040 レシーバの電圧および電流の定義図 6-9 レシーバの電圧および電流の定義
表 6-1 Type-1 レシーバの入力スレッショルド テスト電圧
印加電圧 結果として生じる差動
入力電圧		 結果として生じる同相
モード入力電圧		 レシーバ
出力(1)
VIA VIB VID VIC
2.400 0.000 2.400 1.200 H
0.000 2.400 -2.400 1.200 L
3.400 3.365 0.035 3.3825 H
3.365 3.400 -0.035 3.3825 L
-0.965 -1 0.035 -0.9825 H
-1 -0.965 -0.035 -0.9825 L
(1) H = High レベル、L = Low レベル、出力状態はレシーバがイネーブルであると仮定 (RE = L)
表 6-2 Type-2 レシーバの入力スレッショルド テスト電圧
印加電圧 結果として生じる差動
入力電圧		 結果として生じる同相
モード入力電圧		 レシーバ
出力(1)
VIA VIB VID VIC
2.400 0.000 2.400 1.200 H
0.000 2.400 -2.400 1.200 L
3.400 3.265 0.135 3.3325 H
3.4000 3.335 0.065 3.3675 L
-0.865 -1 0.135 -0.9325 H
-0.935 -1 0.065 -0.9675 L
(1) H = High レベル、L = Low レベル、出力状態はレシーバがイネーブルであると仮定 (RE = L)
SN65MLVD040 レシーバのタイミング テスト回路と波形
A. すべての入力パルスは、tr または tf ≤ 1ns、周波数 1MHz、デューティ サイクル 50 ±5%の特性を持つジェネレータから供給されます。CL は、公差 20% の低損失セラミック表面実装コンデンサと、D.U.T. から 2cm 以内の治具容量を組み合わせたものです。
B. 測定は、-3dB 帯域幅が 1GHz 以上のテスト機器で行います。
図 6-10 レシーバのタイミング テスト回路と波形
SN65MLVD040 レシーバのイネーブル / ディセーブル時間テスト回路と波形
A. すべての入力パルスは、tr または tf ≤ 1ns、周波数 = 1 MHz、デューティ サイクル = 50 ± 5% の特性を持つジェネレータによって供給されます。
B. RL は公差 1%、金属皮膜、表面実装で、D.U.T. から 2cm 以内に配置されています。
C. CL は、DUT から 2cm 以内の計測機器および治具の容量で、±20% です。測定は、-3dB 帯域幅が 1GHz 以上のテスト機器で行います。
図 6-11 レシーバのイネーブル / ディセーブル時間テスト回路と波形
SN65MLVD040 レシーバのジッタ測定波形
A. すべての入力パルスは、プラグイン E4832A を備えた Agilent 81250 Parallel BERT Stimulus System から供給されます。
B. サイクル間測定は、TDSJIT3 アプリケーション ソフトウェアを実行している TEK TDS6604 で行います。
C. 他のすべてのジッタ測定は、Agilent Infiniium DCA-J 86100C Digital Communications Analyzer で行います。
D. 周期ジッタとサイクル間ジッタは、125MHz 50 ±1% デューティ サイクルのクロック入力を使用して測定します。75K を超えるサンプルで測定。
E. 確定的ジッタとランダム ジッタは、250Mbps 215–1 PRBS 入力を使用して測定します。BER = 10-12 超で測定
図 6-12 レシーバのジッタ測定波形