JAJSV88 データシート

表 7-4 に、デバイスのレジスタ用のメモリマップトレジスタを示します。表 7-4にないレジスタオフセットアドレスはすべて予約済みと見なします。レジスタの内容は変更してはいけません。

表 7-4 DEVICE レジスタ

オフセット	略称	セクション
0h	R0	セクション 7.5.1.1
2h	R2	セクション 7.5.1.2
3h	R3	セクション 7.5.1.3
4h	R4	セクション 7.5.1.4
5h	R5	セクション 7.5.1.5
6h	R6	セクション 7.5.1.6
7h	R7	セクション 7.5.1.7
8h	R8	セクション 7.5.1.8
9h	R9	セクション 7.5.1.9
Bh	R11	セクション 7.5.1.10
Ch	R12	セクション 7.5.1.11
Dh	R13	セクション 7.5.1.12
Eh	R14	セクション 7.5.1.13
Fh	R15	セクション 7.5.1.14
10h	R16	セクション 7.5.1.15
11h	R17	セクション 7.5.1.16
12h	R18	セクション 7.5.1.17
13h	R19	セクション 7.5.1.18
14h	R20	セクション 7.5.1.19
15h	R21	セクション 7.5.1.20
16h	R22	セクション 7.5.1.21
17h	R23	セクション 7.5.1.22
18h	R24	セクション 7.5.1.23
19h	R25	セクション 7.5.1.24
1Ch	R28	セクション 7.5.1.25
1Dh	R29	セクション 7.5.1.26
21h	R33	セクション 7.5.1.27
22h	R34	セクション 7.5.1.28
41h	R65	セクション 7.5.1.29
43h	R67	セクション 7.5.1.30
48h	R72	セクション 7.5.1.31
49h	R73	セクション 7.5.1.32
4Bh	R75	セクション 7.5.1.33
4Ch	R76	セクション 7.5.1.34
56h	R86	セクション 7.5.1.35
5Ah	R90	セクション 7.5.1.36

表の小さなセルに収まるように、複雑なビットアクセスタイプを記号で表記しています。表 7-5 に、このセクションでアクセスタイプに使用しているコードを示します。

表 7-5 デバイスのアクセスタイプコード

アクセスタイプ	表記	説明
読み取りタイプ
R	R	読み出し
書き込みタイプ
W	W	書き込み
リセットまたはデフォルト値
-n		リセット後の値またはデフォルト値

7.5.1.1 R0 レジスタ (オフセット = 0h) [リセット = 0000h]

R0 を表 7-6 に示します。

概略表に戻ります。

表 7-6 R0 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-3	非公開	R/W	0h	このフィールドを 0x0 にプログラムします。
2	パワーダウン	R/W	0h	デバイスを低消費電力状態に設定します。他のレジスタの状態は維持されます。
1	非公開	R/W	0h	このフィールドを 0x0 にプログラムします。
0	リセット	R/W	0h	ソフトリセット。ロジック全体とレジスタ全体をリセットします (パワーオンリセットと等価) 。次のレジスタ書き込み時にセルフクリア。

7.5.1.2 R2 レジスタ (オフセット = 2h) [リセット = 0223h]

R2 を表 7-7 に示します。

概略表に戻ります。

表 7-7 R2 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-11	非公開	R	0h	このフィールドを 0x0 にプログラムします。
10	非公開	R/W	0h	このフィールドを 0x0 にプログラムします。
9-6	SMCLK_DIV_PRE	R/W	8h	ステートマシンクロックのプリディバイダー (ホットディバイダー 1 つ) ステートマシンクロックは、入力クロックから分周されます。プリデバイダの出力は、≤1600MHz である必要があります。これら以外の値は予約済みです。 2h = /2 4h = /4 8h = /8
5	SMCLK_EN	R/W	1h	このフィールドを 0x1 にプログラムします。ステートマシンクロックジェネレータをイネーブルにします。
4-0	非公開	R/W	3h	このフィールドを 0x3 にプログラムします。

7.5.1.3 R3 レジスタ (オフセット = 3h) [リセット = FF86h]

R3 を表 7-8 に示します。

概略表に戻ります。

表 7-8 R3 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15	CH3_EN	R/W	1h	CH3 (CLKOUT3、SYSOUT3) をイネーブルにします。このビットを 0 に設定すると、CH3 が完全にディセーブルされ、他のパワーダウン/イネーブルビットの状態が上書きされます。
14	CH2_EN	R/W	1h	CH2 (CLKOUT2、SYSOUT2) をイネーブルにします。このビットを 0 に設定すると、CH2 が完全にディセーブルされ、他のパワーダウン/イネーブルビットの状態が上書きされます。
13	CH1_EN	R/W	1h	CH1 (CLKOUT1、SYSOUT1) をイネーブルにします。このビットを 0 に設定すると、CH1 が完全にディセーブルされ、他のパワーダウン/イネーブルビットの状態が上書きされます。
12	CH0_EN	R/W	1h	CH0 (CLKOUT0、SYSOUT0) をイネーブルにします。このビットを 0 に設定すると、CH0 が完全にディセーブルされ、他のパワーダウン/イネーブルビットの状態が上書きされます。
11	LOGICLK_MUTE_CAL	R/W	1h	乗算器のキャリブレーション中にロジック出力 (LOGICLK/LOGISYS) をミュートします。
10	CH3_MUTE_CAL	R/W	1h	乗算器のキャリブレーション中に、CH3 (CLKOUT3/SYSOUT3) をミュートします。
9	CH2_MUTE_CAL	R/W	1h	乗算器のキャリブレーション中に、CH2 (CLKOUT2/SYSOUT2) をミュートします。
8	CH1_MUTE_CAL	R/W	1h	乗算器のキャリブレーション中に、CH1 (CLKOUT1/SYSOUT1) をミュートします。
7	CH0_MUTE_CAL	R/W	1h	乗算器のキャリブレーション中に、CH0 (CLKOUT0/SYSOUT0) をミュートします。
6-3	非公開	R	0h	このフィールドを 0x0 にプログラムします。
2-0	SMCLK_DIV	R/W	6h	ステートマシンクロック分周器を設定します。ステートマシンクロックプリデバイダの出力をさらに分周します。SMCLK_DIV_PRE からの入力周波数を ≤1600MHz にする必要があります。出力周波数は ≤30MHz である必要があります。分周値は 2^SMCLK_DIV です。 0h = /1 1h = /2 2h = /4 3h = /8 4h = /16 5h = /32 6h = /64 7h = /128

7.5.1.4 R4 レジスタ (オフセット = 4h) [リセット = 36FFh]

R4 を表 7-9 に示します。

概略表に戻ります。

表 7-9 R4 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-14	非公開	R	0h	このフィールドを 0x0 にプログラムします。
13-11	CLKOUT1_PWR	R/W	6h	CLKOUT1 の出力電力を設定します。値が大きいほど、出力電力も大きくなります。
10-8	CLKOUT0_PWR	R/W	6h	CLKOUT0 の出力電力を設定します。値が大きいほど、出力電力も大きくなります。
7	SYSREFOUT3_EN	R/W	1h	SYSREFOUT3 出力バッファをイネーブルにします。
6	SYSREFOUT2_EN	R/W	1h	SYSREFOUT2 出力バッファをイネーブルにします。
5	SYSREFOUT1_EN	R/W	1h	SYSREFOUT1 出力バッファをイネーブルにします。
4	SYSREFOUT0_EN	R/W	1h	SYSREFOUT0 出力バッファをイネーブルにします。
3	CLKOUT3_EN	R/W	1h	CLKOUT3 出力バッファをイネーブルにします。
2	CLKOUT2_EN	R/W	1h	CLKOUT2 出力バッファをイネーブルにします。
1	CLKOUT1_EN	R/W	1h	CLKOUT1 出力バッファをイネーブルにします。
0	CLKOUT0_EN	R/W	1h	CLKOUT0 出力バッファをイネーブルにします。

7.5.1.5 R5 レジスタ (オフセット = 5h) [リセット = 4936h]

R5 を表 7-10 に示します。

概略表に戻ります。

表 7-10 R5 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15	非公開	R	0h	このフィールドを 0x0 にプログラムします。
14-12	SYSREFOUT2_PWR	R/W	4h	SYSREFOUT2 の出力電力を設定します。値が大きいほど、出力電力も大きくなります。出力同相電圧を許容範囲内にするには、SYSREFOUT2_VCM を適切に設定する必要があります。
11-9	SYSREFOUT1_PWR	R/W	4h	SYSREFOUT1 の出力電力を設定します。値が大きいほど、出力電力も大きくなります。出力同相電圧を許容範囲内にするには、SYSREFOUT1_VCM を適切に設定する必要があります。
8-6	SYSREFOUT0_PWR	R/W	4h	SYSREFOUT0 の出力電力を設定します。値が大きいほど、出力電力も大きくなります。出力同相電圧を許容範囲内にするには、SYSREFOUT0_VCM を適切に設定する必要があります。
5-3	CLKOUT3_PWR	R/W	6h	CLKOUT3 の出力電力を設定します。値が大きいほど、出力電力も大きくなります。
2-0	CLKOUT2_PWR	R/W	6h	CLKOUT2 の出力電力を設定します。値が大きいほど、出力電力も大きくなります。

7.5.1.6 R6 レジスタ (オフセット = 6h) [リセット = B6DCh]

R6 を表 7-11 に示します。

概略表に戻ります。

表 7-11 R6 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15	LOGICLKOUT_EN	R/W	1h	ロジッククロック出力バッファをイネーブルにします。
14-12	SYSREFOUT3_VCM	R/W	3h	SYSREFOUT3 の出力同相を設定します。最小および最大出力電圧を許容限度内にするには、SYSREFOUT3_PWR を適切に設定する必要があります。
11-9	SYSREFOUT2_VCM	R/W	3h	SYSREFOUT2 の出力同相を設定します。最小および最大出力電圧を許容限度内にするには、SYSREFOUT2_PWR を適切に設定する必要があります。
8-6	SYSREFOUT1_VCM	R/W	3h	SYSREFOUT1 の出力同相を設定します。最小および最大出力電圧を許容限度内にするには、SYSREFOUT1_PWR を適切に設定する必要があります。
5-3	SYSREFOUT0_VCM	R/W	3h	SYSREFOUT0 の出力同相を設定します。最小および最大出力電圧を許容限度内にするには、SYSREFOUT0_PWR を適切に設定する必要があります。
2-0	SYSREFOUT3_PWR	R/W	4h	SYSREFOUT3 の出力電力を設定します。値が大きいほど、出力電力も大きくなります。出力同相電圧を許容範囲内にするには、SYSREFOUT3_VCM を適切に設定する必要があります。

7.5.1.7 R7 レジスタ (オフセット = 7h) [リセット = 0001h]

R7 を表 7-12 に示します。

概略表に戻ります。

表 7-12 R7 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15	非公開	R	0h	このフィールドを 0x0 にプログラムします。
14-13	LOGISYSREFOUT_VCM	R/W	0h	LVDS モードでは、ロジック SYSREF 出力の出力同相を設定します。他の出力形式では、このフィールドは無視されます。 0h = 1.2 V 1h = 1.1 V 2h = 1.0 V 3h = 0.9 V
12-11	LOGICLKOUT_VCM	R/W	0h	LVDS モードで、ロジッククロック出力の出力コモンモードを設定します。他の出力形式では、このフィールドは無視されます。 0h = 1.2 V 1h = 1.1 V 2h = 1.0 V 3h = 0.9 V
10-9	LOGISYSREF_DIV_PWR_PRE	R/W	0h	ロジック SYSREF プリドライバの出力電力を設定します。値が大きいほど、出力電力も大きくなります。
8-7	LOGICLK_DIV_PWR_PRE	R/W	0h	ロジッククロックプリドライバの出力電力を設定します。値が大きいほど、出力電力も大きくなります。
6-4	LOGISYSREFOUT_PWR	R/W	0h	CML 形式の LOGISYSREFOUT の出力電力を設定します (他の出力形式ではこのフィールドは無視されます) 。値が大きいほど、出力電力も大きくなります。
3-1	LOGICLKOUT_PWR	R/W	0h	CML 形式の LOGICLKOUT の出力電力を設定します (他の出力形式ではこのフィールドは無視されます) 。値が大きいほど、出力電力も大きくなります。
0	LOGISYSREFOUT_EN	R/W	1h	ロジック SYSREF 出力バッファをイネーブルにします。

7.5.1.8 R8 レジスタ (オフセット = 8h) [リセット = 0120h]

R8 を表 7-13 に示します。

概略表に戻ります。

表 7-13 R8 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-9	非公開	R	0h	このフィールドを 0x0 にプログラムします。
8-6	LOGICLK_DIV_PRE	R/W	4h	ロジッククロック分周器のプリデバイダ値を設定します。プリデバイダの出力は 3.2GHz 以下である必要があります。LOGICLK_DIV_PRE = 1 の場合、レジスタ R79 を 0x0005 の値にプログラムする必要があります。レジスタR90 を 0x0060 に設定する必要があります (LOGICLK_DIV_BYP2 = 1、LOGICLK_DIV_BYP3 = 1) 。以下にリストされているもの以外の LOGICLK_DIV_PRE の値は予約済みです。 1h = /1 2h = /2 4h = /4
5	LOGIC_EN	R/W	1h	LOGICLK サブシステム (LOGICLKOUT、LOGISYSREFOUT) をイネーブルにします。このビットを 0x0 に設定すると、すべての LOGICLKOUT および LOGISYSREFOUT 回路が完全にディセーブルされ、他のパワーダウン/イネーブルビットの状態がオーバーライドされます。
4	非公開	R/W	0h	このフィールドを 0x0 にプログラムします。
3-2	LOGISYSREFOUT_FMT	R/W	0h	LOGISYSREFOUT 出力の出力ドライバフォーマットを選択します。 0h = LVDS 1h = 予約済み 2h = CML 3h = 予約済み
1-0	LOGICLKOUT_FMT	R/W	0h	LOGICLKOUT 出力の出力ドライバフォーマットを選択します。 0h = LVDS 1h = 予約済み 2h = CML 3h = 予約済み

7.5.1.9 R9 レジスタ (オフセット = 9h) [リセット = 0020h]

R9 を表 7-14 に示します。

概略表に戻ります。

表 7-14 R9 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-14	SYSREFREQ_VCM	R/W	0h	SYSREFREQ ピンの内部 DC バイアスを設定します。AC 結合入力に対しては BIAS をイネーブルする必要がありますが、DC 結合入力ではイネーブルおよびオーバードライブまたはディセーブルできます。SYSREFREQ の DC ピンの電圧は、最小および最大の信号スイングを含む、0.7V から VCC の範囲内である必要があります。 0h = 1.3 V 1h = 1.1 V 2h = 1.5 V 3h=ディセーブル
13	SYNC_EN	R/W	0h	デバイダの同期パスをイネーブルにし、クロック位置キャプチャ回路をイネーブルにできます。マルチデバイス同期に使用されます。SYSREF_EN = 0x1なら冗長。
12	LOGICLK_DIV_PD	R/W	0h	LOGICLK デバイダをディセーブルにします。LOGICLK プリデバイダはイネーブルのままです。LOGICLK デバイダをバイパスするとき消費電流を低減するために使用します。
11	LOGICLK_DIV_BYP	R/W	0h	LOGICLK_DIV デバイダをバイパスして、LOGICLK_DIV_PRE デバイダから直接 LOGICLK 出力を生成します。LOGICLK の合計分周 1 を実現するためのいずれかのステップとして、LOGICLK_DIV_PRE = 1 の場合にのみ使用する必要があります。1 分周を実現するには、以下の手順が必要です。 1.LOGICLK_DIV_PRE = 1 に設定 2.レジスタ R79 に 0x0005 の値が設定されていることを確認します 3.R90 ～ 0x0060 (LOGICLK_DIV23 = 1、LOGICLK_DIV_DCC = 1) にプログラム 4.LOGICLK の合計分周 1 を必要としない場合、LOGICLK_DIV_BYP = 1 に設定このビットは 0 に設定する必要があります。 0h = LOGICLK 分周器を起動 1h = LOGICLK 分周器をバイパス
10	非公開	R/W	0h	このフィールドを 0x0 にプログラムします。
9-0	LOGICLK_DIV	R/W	20h	LOGICLK デバイダの値を設定します。LOGICLK_DIV_PRE の最大入力周波数は、≤3200MHz である必要があります。振幅の劣化を避けるため、LOGICLKOUT の最大周波数は ≤800MHz にする必要があります。 0h = 予約済み 1h = 予約済み 2h = /2 3h = /3 3FFh = /1023

7.5.1.10 R11 レジスタ (オフセット= Bh) [リセット= 0000h]

R11 を表 7-15 に示します。

概略表に戻ります。

表 7-15 R11 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-0	rb_CLKPOS	R	0h	SYSREFREQ の立ち上がりエッジを基準とした、CLKIN 信号の立ち上がりエッジ位置のスナップショットを格納します。スナップショットは LSB から始まり、MSB で終了します。各ビットは、CLKIN 信号のサンプルを表し、SYSREFREQ_DLY_STEP フィールドで決定された遅延で区切られます。rb_CLKPOS の最初と最後のビットは常に設定されており、キャプチャウィンドウ境界条件での不確実性を示します。CLKIN の立ち上がりエッジは、LSB から MSB までの 2 つの設定ビットのシーケンスごとに表され、境界条件でのビットも含まれます。スナップショットの CLKIN 立ち上がりエッジの位置、CLKIN 信号周期、および遅延ステップサイズは、SYSREFREQ_DLY の値を計算できます。これにより、SYSREFREQ ピンの同期信号のセットアップ時間とホールド時間を最大化できます。

7.5.1.11 R12 レジスタ (オフセット = Ch) [リセット = 0000h]

R12 を表 7-16 に示します。

概略表に戻ります。

表 7-16 R12 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-0	rb_CLKPOS[31:16]	R	0h	MSB または rb_CLKPOS フィールド。

7.5.1.12 R13 レジスタ (オフセット = Dh) [リセット = 0003h]

R13 を表 7-17 に示します。

概略表に戻ります。

表 7-17 R13 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-2	非公開	R	0h	このフィールドを 0x0 にプログラムします。
1-0	SYSREFREQ_DLY_STEP	R/W	3h	SYSREFREQ 入力遅延とクロック位置キャプチャの両方で、SYSREFREQ パスで使用される遅延素子のステップサイズを設定します。各ステップサイズの推奨周波数範囲により、特定の CLKIN 周波数で使用可能な最大ステップ数が作成されます。範囲には、プロセスと温度の変動を考慮して、ある程度のオーバーラップが含まれます。CLKIN 周波数がオーバーラップしたスパンでカバーされる場合、より大きな遅延ステップサイズにより、クロック位置のキャプチャ中に CLKIN の立ち上がりエッジを検出する可能性が向上します。ただし、値が大きいほど遅延ステップが多くなるため、ステップサイズが大きいほど、ステップサイズが小さい場合と比較して PVT 全体の遅延変動が大きくなります。 0h = 28ps (1.4Ghz ～ 2.7GHz) 1h = 15ps ( 2.4GHz ～ 4.7GHz) 2h = 11ps (3.1GHz ～ 5.7GHz) 3h = 8ps (4.5GHz ～ 12.8GHz)

7.5.1.13 R14 レジスタ (オフセット = Eh) [リセット = 0002h]

R14 を表 7-18 に示します。

概略表に戻ります。

表 7-18 R14 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-9	非公開	R/W	0h	このフィールドを 0x0 にプログラムします。
8	SYNC_MUTE_PD	R/W	0h	SYNC モード (SYSREFREQ_MODE = 0x0) 中に、SYSREFOUT および LOGISYSREFOUT ピンのミュート状態を削除します。同期動作は SYSREF 分周器もリセットされるため、通常はミュート状態が望ましく、このビットはデフォルト値のままにできます。
7-3	非公開	R/W	0h	このフィールドを 0x0 にプログラムします。
2	CLKPOS_CAPTURE_EN	R/W	0h	SYSREF エッジに対する rb_CLKPOS レジスタのクロック位置をキャプチャするウィンドウ回路をイネーブルにします。クロック位置のキャプチャの前に SYSREFREQ_CLR を high から low に切り替えることで、ウィンドウ処理回路をクリアする必要があります。ウィンドウ化回路をクリアした後の SYSREFREQ ピンの最初の立ち上がりエッジによって、キャプチャがトリガされます。キャプチャ回路は電源電流を大幅に増加させるため、SYNC または SYSREF モードで SYSREFREQ 信号を遅延させるためにイネーブルする必要はありません。SYSREFREQ_DLY の目標値が決定されたら、このビットを 0x0 に設定して消費電流を最小限に抑えます。SYNC_EN = 0 および SYSREF_EN = 0 の場合、このビットの値は無視され、ウィンドウ化回路はディセーブルになります。
1	SYSREFREQ_MODE	R/W	1h	SYSREFREQ ピンの機能を選択する 0h = SYNC ピン 1h = SYSREFREQ ピン
0	SYSREFREQ_LATCH	R/W	0h	SYSREFREQ ピンの最初の立ち上がりエッジで、内部 SYSREFREQ 状態をロジック high にラッチします。このラッチは、SYSREFREQ_CLR = 1 を設定することでクリアできます。

7.5.1.14 R15 レジスタ (オフセット= Fh) [リセット= 0B01h]

R15 を表 7-19 に示します。

概略表に戻ります。

表 7-19 R15 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-12	非公開	R	0h	このフィールドを 0x0 にプログラムします。
11-10	SYSREF_DIV_PRE	R/W	2h	SYSREF プリデバイダを設定します。最大出力周波数は ≤3.2GHz とする必要があります。 0h = /1 1h = /2 2h = /4 3h = 予約済み
9	非公開	R/W	1h	このフィールドを 0x1 にプログラムします。
8	SYSREF_EN	R/W	1h	SYSREF サブシステムを有効化します (SYSREFREQ_MODE = 0x0 のときは SYNC サブシステムを有効化します) 。このビットを 0x0 に設定すると、すべての SYNC、SYSREF、およびクロック位置キャプチャ回路が完全に無効化され、SYNC_EN を除く他のパワーダウン/イネーブルビットの状態がオーバーライドされます。SYNC_EN = 0x1 の場合、SYSREF_EN の状態に関係なく、同期パスとクロック位置キャプチャ回路はイネーブルのままです。
7	非公開	R/W	0h	このフィールドを 0x0 にプログラムします。
6-1	SYSREFREQ_DLY	R/W	0h	外部 SYSREFREQ 信号のディレイラインステップを設定します。各ディレイラインステップは、SYSREFREQ 信号を SYSREFREQ_DELAY_STEP x SYSREFREQ_DLY_STEP と等しい量だけ遅延させます。同期モードでは、このフィールドの値は、CLKIN 信号に対する同期信号の内部セットアップおよびホールド時間を満たすために、rb_CLKPOS 値に基づいて決定できます。SYSREF リピータモードでは、このフィールドの値を粗いグローバル遅延として使用できます。0x3F より大きい値は無効です。値が大きいほど遅延ステップが多くなるため、値が大きいほど、小さい値に比べて PVT 全体のステップサイズ変動が大きくなります。遅延ステップの計算手順の詳細については、データシートまたはデバイスの TICS Pro プロファイルを参照してください。
0	SYSREFREQ_CLR	R/W	1h	SYSREFREQ_LATCH をクリアし、SYSREFREQ 信号の同期パスのタイミングをリセットします。このビットを high に保持すると、SYSREF リピータモードを除くすべてのモードで内部 SYSREFREQ 信号が low に維持され、SYSREFREQ_force の状態がオーバーライドされます。同期またはクロック位置のキャプチャ動作を実行する前に、このビットを 1 回セットおよびクリアする必要があります。

7.5.1.15 R16 レジスタ (オフセット = 10h) [リセット = 1005h]

R16 を表 7-20 に示します。

概略表に戻ります。

表 7-20 R16 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-12	SYSREF_PULSE_CNT	R/W	1h	パルサモードで生成されるパルス数をプログラムします。パルサは SYSREF 分周器をゲーティングするカウンタであるため、パルス幅と周波数はそれぞれ SYSREF 分周器出力のデューティサイクルと周波数に等しくなります。 0h = 予約済み 1h = 1 パルス 2h = 2 パルス Fh = 15 パルス
11-0	SYSREF_DIV	R/W	5h	SYSREF 分周器を設定します。SYSREF_DIV_PRE の最大入力周波数は ≤3200MHz である必要があります。最大出力周波数は ≤100MHz とする必要があります。奇数分周 (デューティサイクルが 50% 未満の場合) は、遅延ジェネレータがバイパスされる場合のみ許可されます。 0h = 予約済み 1h = 予約済み 2h = /2 3h = /3 FFFh = /4095

7.5.1.16 R17 レジスタ (オフセット = 11h) [リセット = 07F0h]

R17 を表 7-21 に示します。

概略表に戻ります。

表 7-21 R17 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-11	非公開	R	0h	このフィールドを 0x0 にプログラムします。
10-4	SYSREF0_DLY_I	R/W	7Fh	SYSREFOUT0 遅延ジェネレータの遅延ステップを設定します。SYSREFOUT0_DLY_I + SYSREFOUT0_DLY_Q = 127 を満たす必要があります
3-2	SYSREF0_DLY_PHASE	R/W	0h	SYSREFOUT0 遅延ジェネレータリタイマに使用される補間クロックの直交位相を設定します。 0h = ICLK' 1h = QCLK' 2h = ICLK 3h = QCLK
1-0	SYSREF_MODE	R/W	0h	SYSREF 信号の生成方法を制御します。また、SYSREF_DLY_BYP フィールドによる影響も受けます。連続モードでは、SYSREF 分周器および遅延から得られた連続 SYSREF クロックが生成されます。パルサモードでは、SYSREFREQ ピンのパルスにより、SYSREF 出力用の特定の数値 (SYSREF_PULSE_CNT によって決定) のパルスが生成されます。リピータモードでは、SYSREFREQ ピンのパルスが SYSREF 出力で単一のパルスを生成し、デバイスによる伝搬遅延のみが追加されます。 0H = 連続 1h = パルサ 2h = リピータ 3h = 予約済み

7.5.1.17 R18 レジスタ (オフセット = 12h) [リセット = FE00h]

R18 を表 7-22 に示します。

概略表に戻ります。

表 7-22 R18 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-9	SYSREF1_DLY_I	R/W	7Fh	SYSREFOUT0 遅延ジェネレータの遅延ステップを設定します。SYSREFOUT0_DLY_I + SYSREFOUT0_DLY_Q = 127 を満たす必要があります
8-7	SYSREF1_DLY_PHASE	R/W	0h	SYSREFOUT1 遅延ジェネレータリタイマに使用される補間クロックの直交位相を設定します。 0h = ICLK' 1h = QCLK' 2h = QCLK 3h = ICLK
6-0	SYSREF0_DLY_Q	R/W	0h	遅延生成のための QCLK の強度を決定します。SYSREF0_DLY_I + SYSREF0_DLY_Q = 127 を満たす必要があります

7.5.1.18 R19 レジスタ (オフセット = 13h) [リセット = FE00h]

R19 を表 7-23 に示します。

概略表に戻ります。

表 7-23 R19 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-9	SYSREF2_DLY_I	R/W	7Fh	遅延生成のための ICLK の強度を決定します。SYSREF2_DLY_I + SYSREF2_DLY_Q = 127 を満たす必要があります
8-7	SYSREF2_DLY_PHASE	R/W	0h	SYSREFOUT2 遅延ジェネレータリタイマに使用される補間クロックの直交位相を設定します。 0h = ICLK' 1h = QCLK' 2h = QCLK 3h = ICLK
6-0	SYSREF1_DLY_Q	R/W	0h	遅延生成のための QCLK の強度を決定します。SYSREF1_DLY_I + SYSREF1_DLY_Q = 127 を満たす必要があります

7.5.1.19 R20 レジスタ (オフセット = 14h) [リセット = FE00h]

R20 を表 7-24 に示します。

概略表に戻ります。

表 7-24 R20 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-9	SYSREF3_DLY_I	R/W	7Fh	SYSREFOUT1 遅延ジェネレータの遅延ステップを設定します。SYSREFOUT1_DLY_I + SYSREFOUT1_DLY_Q = 127 を満たす必要があります
8-7	SYSREF3_DLY_PHASE	R/W	0h	SYSREFOUT3 遅延ジェネレータリタイマに使用される補間クロックの直交位相を設定します。 0h = ICLK' 1h = QCLK' 2h = QCLK 3h = ICLK
6-0	SYSREF2_DLY_Q	R/W	0h	遅延生成のための QCLK の強度を決定します。SYSREF3_DLY_I + SYSREF3_DLY_Q = 127 を満たす必要があります

7.5.1.20 R21 レジスタ (オフセット = 15h) [リセット = FE00h]

R21 を表 7-25 に示します。

概略表に戻ります。

表 7-25 R21 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-9	LOGISYSREF_DLY_I	R/W	7Fh	遅延生成のロジック ICLK の強度を決定します。LOGISYSREF_DLY_I + LOGISYSREF_DLY_Q = 127 を満たす必要があります
8-7	LOGISYSREF_DLY_PHASE	R/W	0h	LOGISYSREFOUT 遅延ジェネレータリタイマに使用される補間クロックの直交位相を設定します。 0h = ICLK' 1h = QCLK' 2h = QCLK 3h = ICLK
6-0	SYSREF3_DLY_Q	R/W	0h	遅延生成のための QCLK の強度を決定します。SYSREFx_DLY_I + SYSREFx_DLY_Q = 127 を満たす必要があります

7.5.1.21 R22 レジスタ (オフセット = 16h) [リセット = 0800h]

R22 を表 7-26 に示します。

概略表に戻ります。

表 7-26 R22 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-14	SYSREF1_DLY_SCALE	R/W	0h	SYSREFOUT1 遅延ジェネレータの周波数範囲を設定します。位相補間器の周波数に従って設定します。 0h = 400MHz～800MHz 1h = 200MHz～400MHz 2h = 150MHz～200MHz 3h = 予約済み
13-12	SYSREF0_DLY_SCALE	R/W	0h	SYSREFOUT0 遅延ジェネレータの周波数範囲を設定します。位相補間器の周波数に従って設定します。 0h = 400MHz～800MHz 1h = 200MHz～400MHz 2h = 150MHz～200MHz 3h = 予約済み
11-9	SYSREF_DLY_DIV	R/W	4h	遅延ジェネレータのクロック分周を設定し、位相補間器の周波数と遅延ジェネレータの分解能を決定します。以下に示す値以外の値は予約済みです。 0H = /1 (最大 1.6GHz) 1h = /2 (1.6GHz ～ 3.2GHz) 2h = /4 (3.2GHz ～ 6.4GHz) 4h = /8 (6.4GHz ～ 12.8GHz)
8-7	非公開	R/W	0h	このフィールドを 0x0 にプログラムします。
6-0	LOGISYSREF_DLY_Q	R/W	0h	LOGISYSREFOUT 遅延ジェネレータの遅延ステップを設定します。LOGISYSREFOUT_DLY_I + LOGISYSREFOUT_DLY_Q = 127 を満たす必要があります。

7.5.1.22 R23 レジスタ (オフセット = 17h) [リセット = 4000h]

R23 を表 7-27 に示します。

概略表に戻ります。

表 7-27 R23 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15	TS_EN	R/W	0h	オンダイ温度センサをイネーブルします。読み戻すためには、温度センサカウンタ (TS_CNT_EN) もイネーブルにする必要があります。
14	非公開	R/W	1h	このフィールドを 0x1 にプログラムします。
13	MUXOUT_EN	R/W	0h	MUXOUT ピンドライバをイネーブルまたは tri 状態にします。 0h = 3 ステート 1h = プッシュプル
12-7	非公開	R/W	0h	このフィールドを 0x0 にプログラムします。
6	MUXOUT_SEL	R/W	0h	MUXOUT ピンの機能を選択します。 0h = ロック検出 1h = 読み戻し
5-4	LOGISYSREF_DLY_SCALE	R/W	0h	LOGISYSREFOUT 遅延ジェネレータの周波数範囲を設定します。位相補間器の周波数に従って設定します。 0h = 400MHz～800MHz 1h = 200MHz～400MHz 2h = 150MHz～200MHz 3h = 予約済み
3-2	SYSREF3_DLY_SCALE	R/W	0h	SYSREFOUT3 遅延ジェネレータの周波数範囲を設定します。位相補間器の周波数に従って設定します。 0h = 400MHz～800MHz 1h = 200MHz～400MHz 2h = 150MHz～200MHz 3h = 予約済み
1-0	SYSREF2_DLY_SCALE	R/W	0h	SYSREFOUT2 遅延ジェネレータの周波数範囲を設定します。位相補間器の周波数に従って設定します。 0h = 400MHz～800MHz 1h = 200MHz～400MHz 2h = 150MHz～200MHz 3h = 予約済み

7.5.1.23 R24 レジスタ (オフセット = 18h) [リセット = 0000h]

R24 を表 7-28 に示します。

概略表に戻ります。

表 7-28 R24 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-14	非公開	R	0h	このフィールドを 0x0 にプログラムします。
13-12	非公開	R/W	0h	このフィールドを 0x0 にプログラムします。
11-1	rb_TS	R	0h	オンダイ温度センサの読み戻し値。
0	TS_CNT_EN	R/W	0h	温度センサのカウンタをイネーブルします。正確なデータを得るには、温度センサ (EN_TS) をイネーブルにする必要があります。

7.5.1.24 R25 レジスタ (オフセット = 19h) [リセット = 0211h]

R25 を表 7-29 に示します。

概略表に戻ります。

表 7-29 R25 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-7	非公開	R/W	4h	このフィールドを 0x4 にプログラムします。
6	CLK_DIV_RST	R/W	0h	メインクロック分周器をリセットします。動作中にクロック分周値が変更された場合、新しい分周値を設定した後で、このビットを high の後で low に設定します。SYSREFREQ_MODE = 0x0 および SYNC_EN = 0x1 の SYSREFREQ ピンとデバイスを同期すると、メインクロック分周器もリセットされます。このビットは、分周器モード外では無効です
5-3	CLK_DIV	R/W	2h	CLK_DIVとCLK_MULT は、同じフィールドのエイリアスです。 CLK_MUX = 1 (バッファモード) のとき、このフィールドは無視されます。 CLK_MUX = 2 (分周器モード) のとき、クロック分周器は CLK_DIV + 1 です。CLK_DIV の有効範囲は 1 ～ 7 です。これを 0 に設定すると、メインクロックデバイダがディスエーブルになり、バッファモードに戻ります。 CLK_MUX = 3 (乗算器モード) の場合、CLK_MULT の乗算器の値は CLK_MULT です。有効範囲は 1 ～ 4 です。この範囲外に設定すると、乗算器モードが無効になり、バッファモードに戻ります。有効範囲は 0x1 ～ 0x4 です。
2-0	CLK_MUX	R/W	1h	メインクロック出力の機能を選択します 0h = 予約済み 1h = バッファ 2h = 分周器 3h = 乗算器

7.5.1.25 R28 レジスタ (オフセット = 1Ch) [リセット = 0A08h]

R28 を表 7-30 に示します。

概略表に戻ります。

表 7-30 R28 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-13	非公開	R	0h	このフィールドを 0x0 にプログラムします。
12	VCO_CORE_FORCE	R/W	0h	乗算器 PLL の VCO を、VCO_CORE で選択された値に強制します。乗算器モードのプログラミングには不要ですが、オプションでキャリブレーション時間を短縮するために使用することもできます。
11-9	VCO_CORE	R/W	5h	VCO_CORE_FORCE = 0 の場合、乗算器キャリブレーションの開始 VCO を指定します。 VCO_CORE_FORCE = 1 のとき、この VCO コアは強制されます。このフィールドのプログラミングは、乗算器モードのプログラミングには必要ありませんが、デバッグ目的やキャリブレーション時間の短縮に使用できます。
8-0	非公開	R/W	8h	このフィールドを 0x8 にプログラムします。

7.5.1.26 R29 レジスタ (オフセット = 1Dh) [リセット = 05FFh]

R29 を表 7-31 に示します。

概略表に戻ります。

表 7-31 R29 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-13	非公開	R	0h	このフィールドを 0x0 にプログラムします。
12-8	非公開	R/W	5h	このフィールドを 0x5 にプログラムします。
7-0	VCO_CAPCTRL	R/W	FFh	乗算器のキャリブレーション時の VCO チューニング容量の開始値を設定します。乗算器モードのプログラミングには不要ですが、キャリブレーション時間の短縮に使用できます。

7.5.1.27 R33 レジスタ (オフセット = 21h) [リセット = 7777h]

R33 を表 7-32 に示します。

概略表に戻ります。

表 7-32 R33 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-0	非公開	R/W	7777h	このフィールドを 0x6666 にプログラムします。これはリセット値とは異なることに注意してください。

7.5.1.28 R34 レジスタ (オフセット = 22h) [リセット = 0007h]

R34 を表 7-33 に示します。

概略表に戻ります。

表 7-33 R34 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-14	非公開	R	0h	このフィールドを 0x0 にプログラムします。
13-0	非公開	R/W	7h	このフィールドを 0x5 にプログラムします。これはリセット値とは異なることに注意してください。

7.5.1.29 R65 レジスタ (オフセット = 41h) [リセット = 65F0h]

R65 を表 7-34 に示します。

概略表に戻ります。

表 7-34 R65 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-9	非公開	R/W	32h	このフィールドを 0x32 にプログラムします。
8-4	rb_VCO_CORE	R	1Fh	乗算器 VCO コアの読み戻し。有効な値のみが存在し、VCO は low のビットによって決定されます。 Fh = VCO1 17h = VCO2 1Bh = VCO3 1Dh = VCO4 1Eh = VCO5
3-0	非公開	R/W	0h	このフィールドを 0x0 にプログラムします。

7.5.1.30 R67 レジスタ (オフセット = 43h) [リセット = 50C8h]

R67 を表 7-35 に示します。

概略表に戻ります。

表 7-35 R67 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-0	非公開	R/W	50C8h	このフィールドを 0x51CB にプログラムします。これはリセット値とは異なることに注意してください。

7.5.1.31 R72 レジスタ (オフセット = 48h) [リセット = 0000h]

R72 を表 7-36 に示します。

概略表に戻ります。

表 7-36 R72 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15	非公開	R	0h	このフィールドを 0x0 にプログラムします。
14-3	非公開	R/W	0h	このフィールドを 0x0 にプログラムします。
2	SYSREFREQ_FORCE	R/W	0h	このビットをセットすると、SYSREFREQ ピンでのロジック HIGH の動作をエミュレートし、SYSREFREQ ピンの外部信号が無視されます。
1-0	SYSREF_DLY_BYP	R/W	0h	遅延ジェネレータのリタイミングをバイパスするオプション。通常の状況 (SYSREF_DLY_BYP = 0) では、遅延ジェネレータは連続モードまたはパルサモード (ジェネレータモード) で起動し、リピータモードでバイパスされます。一般的に、これには異なる遅延メカニズムが使用されます。場合によっては、SYSREF_DLY_BYP = 1 に設定してジェネレータモードで遅延ジェネレータのリタイミングをバイパスすることで、SYSREF 遅延を JESD レシーバで補償できる場合、デバイスの消費電流を大幅に低減できます。それ以外の場合は、SYSREF_DLY_BYP = 2 に設定することで、遅延ジェネレータに SYSREFREQ 信号をリタイミングすることで、CLKIN 位相に対する SYSREF 出力位相の精度を向上させることができます。または、補間分圧器位相と SYSREFREQ 位相との間に一貫した位相関係がある限り、各出力の遅延を個別に変化させることもできます。 0h = ジェネレータモードに移行、リピータモードにバイパス 1h = すべてのモードでバイパス 2h = すべてのモードに移行 3h = 予約済み

7.5.1.32 R73 レジスタ (オフセット = 49h) [リセット = 0000h]

R73 を表 7-37 に示します。

概略表に戻ります。

表 7-37 R73 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-13	非公開	R	0h	このフィールドを 0x0 にプログラムします。
12-0	非公開	R/W	0h	このフィールドを 0x1000 にプログラムします。これはリセット値とは異なることに注意してください。

7.5.1.33 R75 レジスタ (オフセット = 4Bh) [リセット = 0006h]

R75 を表 7-38 に示します。

概略表に戻ります。

表 7-38 R75 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15	rb_CLK2_EN	R	0h	リードバックピンステータス
14	rb_CLK1_EN	R	0h	リードバックピンステータス
13	rb_CLK0_EN	R	0h	リードバックピンステータス
12	rb_MUXSEL1	R	0h	リードバックピンステータス
11	rb_MUXSEL0	R	0h	リードバックピンステータス
10	rb_LOGIC_EN	R	0h	リードバックピンステータス
9-8	rb_LD	R	0h	乗算器 PLL ロック検出のリードバック。 0h = ロック解除 (VTUNE low) 1h = 予約済み 2h = ロック済み 3h = ロック解除 (VTUNE high)
7	rb_DIVSEL2	R	0h	リードバックピンステータス
6	rb_DIVSEL1	R	0h	リードバックピンステータス
5	rb_DIVSEL0	R	0h	リードバックピンステータス
4	rb_CE	R	0h	リードバックピンステータス
3-0	非公開	R/W	6h	このフィールドを 0x3 にプログラムします。これはリセット値とは異なることに注意してください。

7.5.1.34 R76 レジスタ (オフセット = 4Ch) [リセット = 0000h]

R76 を表 7-39 に示します。

概略表に戻ります。

表 7-39 R76 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-4	非公開	R/W	0h	このフィールドを 0x0 にプログラムします。
3	rb_PWRSEL2	R	0h	リードバックピンステータス
2	rb_PWRSEL1	R	0h	リードバックピンステータス
1	rb_PWRSEL0	R	0h	リードバックピンステータス
0	rb_CLK3_EN	R	0h	リードバックピンステータス

7.5.1.35 R86 レジスタ (オフセット = 56h) [リセット = 0000h]

R86 を表 7-40 に示します。

概略表に戻ります。

表 7-40 R86 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-3	非公開	R/W	0h	このフィールドを 0x0 にプログラムします。
2	MUXOUT_EN_OVRD	R/W	0h	説明なし
1-0	非公開	R/W	0h	このフィールドを 0x0 にプログラムします。

7.5.1.36 R90 レジスタ (オフセット = 5Ah) [リセット = 0000h]

R90 を表 7-41 に示します。

概略表に戻ります。

表 7-41 R90 レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-8	非公開	R	0h	このフィールドを 0x0 にプログラムします。
7	非公開	R/W	0h	このフィールドを 0x0 にプログラムします。
6	LOGICLK_DIV_BYP3	R/W	0h	LOGICLK_DIV_BYP = 1 の場合、それ以外の場合はこのビットを 0 に設定する必要があります。
5	LOGICLK_DIV_BYP2	R/W	0h	LOGICLK_DIV_BYP = 1 の場合、それ以外の場合はこのビットを 0 に設定する必要があります。
4-0	非公開	R/W	0h	このフィールドを 0x0 にプログラムします。

7.5.1 デバイスのレジスタ

7.5.1.1 R0 レジスタ (オフセット = 0h) [リセット = 0000h]

7.5.1.2 R2 レジスタ (オフセット = 2h) [リセット = 0223h]

7.5.1.3 R3 レジスタ (オフセット = 3h) [リセット = FF86h]

7.5.1.4 R4 レジスタ (オフセット = 4h) [リセット = 36FFh]

7.5.1.5 R5 レジスタ (オフセット = 5h) [リセット = 4936h]

7.5.1.6 R6 レジスタ (オフセット = 6h) [リセット = B6DCh]

7.5.1.7 R7 レジスタ (オフセット = 7h) [リセット = 0001h]

7.5.1.8 R8 レジスタ (オフセット = 8h) [リセット = 0120h]

7.5.1.9 R9 レジスタ (オフセット = 9h) [リセット = 0020h]

7.5.1.10 R11 レジスタ (オフセット= Bh) [リセット= 0000h]

7.5.1.11 R12 レジスタ (オフセット = Ch) [リセット = 0000h]

7.5.1.12 R13 レジスタ (オフセット = Dh) [リセット = 0003h]

7.5.1.13 R14 レジスタ (オフセット = Eh) [リセット = 0002h]

7.5.1.14 R15 レジスタ (オフセット= Fh) [リセット= 0B01h]

7.5.1.15 R16 レジスタ (オフセット = 10h) [リセット = 1005h]

7.5.1.16 R17 レジスタ (オフセット = 11h) [リセット = 07F0h]

7.5.1.17 R18 レジスタ (オフセット = 12h) [リセット = FE00h]

7.5.1.18 R19 レジスタ (オフセット = 13h) [リセット = FE00h]

7.5.1.19 R20 レジスタ (オフセット = 14h) [リセット = FE00h]

7.5.1.20 R21 レジスタ (オフセット = 15h) [リセット = FE00h]

7.5.1.21 R22 レジスタ (オフセット = 16h) [リセット = 0800h]

7.5.1.22 R23 レジスタ (オフセット = 17h) [リセット = 4000h]

7.5.1.23 R24 レジスタ (オフセット = 18h) [リセット = 0000h]

7.5.1.24 R25 レジスタ (オフセット = 19h) [リセット = 0211h]

7.5.1.25 R28 レジスタ (オフセット = 1Ch) [リセット = 0A08h]

7.5.1.26 R29 レジスタ (オフセット = 1Dh) [リセット = 05FFh]

7.5.1.27 R33 レジスタ (オフセット = 21h) [リセット = 7777h]

7.5.1.28 R34 レジスタ (オフセット = 22h) [リセット = 0007h]

7.5.1.29 R65 レジスタ (オフセット = 41h) [リセット = 65F0h]

7.5.1.30 R67 レジスタ (オフセット = 43h) [リセット = 50C8h]

7.5.1.31 R72 レジスタ (オフセット = 48h) [リセット = 0000h]

7.5.1.32 R73 レジスタ (オフセット = 49h) [リセット = 0000h]

7.5.1.33 R75 レジスタ (オフセット = 4Bh) [リセット = 0006h]

7.5.1.34 R76 レジスタ (オフセット = 4Ch) [リセット = 0000h]

7.5.1.35 R86 レジスタ (オフセット = 56h) [リセット = 0000h]

7.5.1.36 R90 レジスタ (オフセット = 5Ah) [リセット = 0000h]