JAJSV88A June   2024  – May 2025 LMX1860-SEP

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング要件
    7. 5.7 タイミング図
    8. 5.8 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
      1. 6.1.1 分周器および乗数の範囲
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 パワーオン リセット
      2. 6.3.2 温度センサ
      3. 6.3.3 クロック出力
        1. 6.3.3.1 クロック出力バッファ
        2. 6.3.3.2 クロック MUX
        3. 6.3.3.3 クロック分周比
        4. 6.3.3.4 クロック 乗算器
          1. 6.3.3.4.1 クロック 乗算器に関する一般情報
          2. 6.3.3.4.2 クロック 乗算器のステート マシン クロック
            1. 6.3.3.4.2.1 ステート マシン クロック
          3. 6.3.3.4.3 クロック 乗算器のキャリブレーション
          4. 6.3.3.4.4 クロック 乗算器のロック検出
          5. 6.3.3.4.5 ウォッチドッグ タイマ
      4. 6.3.4 LOGICLK 出力
        1. 6.3.4.1 LOGICLK 出力フォーマット
        2. 6.3.4.2 LOGICLK_DIV_PRE および LOGICLK_DIV デバイダ
      5. 6.3.5 SYSREF
        1. 6.3.5.1 SYSREF 出力バッファ
          1. 6.3.5.1.1 メイン クロック用の SYSREF 出力バッファ (SYSREFOUT)
          2. 6.3.5.1.2 LOGICLK の SYSREF 出力バッファ
        2. 6.3.5.2 SYSREF の周波数および遅延の生成
        3. 6.3.5.3 SYSREFREQ ピンと SYSREFREQ_force フィールド
          1. 6.3.5.3.1 SYSREFREQ ピン同相電圧
          2. 6.3.5.3.2 SYSREFREQ ウィンドウ処理機能
            1. 6.3.5.3.2.1 SYSREF ウィンドウ処理の一般的な手順フローチャート
            2. 6.3.5.3.2.2 遅延生成機能 (リタイム) 付きの SYSREFREQ リピータ モード
            3. 6.3.5.3.2.3 SYSREF ウィンドウ処理に関するその他のガイダンス
            4. 6.3.5.3.2.4 グリッチのない出力
            5. 6.3.5.3.2.5 SYNC 機能を使用する場合
          3. 6.3.5.3.3 同期機能
    4. 6.4 デバイスの機能モード構成
      1. 6.4.1 ピン モード制御
        1. 6.4.1.1 チップ イネーブル (CE)
        2. 6.4.1.2 出力チャネル制御
        3. 6.4.1.3 ロジック出力制御
        4. 6.4.1.4 SYSREF の出力制御
        5. 6.4.1.5 デバイス モード選択
        6. 6.4.1.6 分割器または乗算器値の選択
        7. 6.4.1.7 キャリブレーション制御ピン
        8. 6.4.1.8 出力電力制御
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
      1. 7.1.1 ‌SYSREFREQ 入力構成
      2. 7.1.2 未使用ピンの処理
      3. 7.1.3 消費電流
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 ローカル発振分配キャリブレーション
        1. 7.2.1.1 設計要件
        2. 7.2.1.2 詳細な設計手順
        3. 7.2.1.3 アプリケーションのプロット
      2. 7.2.2 JESD204B/C クロック分配アプリケーション
    3. 7.3 レイアウト
      1. 7.3.1 レイアウトのガイドライン
      2. 7.3.2 レイアウト例
    4. 7.4 電源に関する推奨事項
      1. 7.4.1 パワーアップのタイミング
    5. 7.5 レジスタ マップ
      1. 7.5.1 デバイスのレジスタ
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 デバイス サポート
    2. 8.2 ドキュメントのサポート
      1. 8.2.1 関連資料
    3. 8.3 ドキュメントの更新通知を受け取る方法
    4. 8.4 サポート・リソース
    5. 8.5 商標
    6. 8.6 静電気放電に関する注意事項
    7. 8.7 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

5.5 電気的特性

2.4V ≦ VCC ≦ 2.6V、-55℃ ≦ TC ≦ +125℃。標準値は VCC = 2.5V、25℃でのものです (特に記述のない限り)。
パラメータ テスト条件 最小値 標準値 最大値 単位
消費電流
ICC 消費電流 (1) 電源投入、すべての出力と SYSREF がオン 1050 mA
電源オン、すべての出力がオン、すべての SYSREF がオフ 600
電源オン、すべての出力と SYSREF はオフ 265
電源オフ(2) 11
SYSREF
fSYSREF SYSREF 出力周波数 ジェネレータ モード 200 MHz
リピータ モード 100 MHz
Δt SYSREF 遅延ステップ サイズ fCLKIN = 12.8GHz 3 ps
tRISE 立ち上がり時間 (20% から 80%) SYSREFOUT 45 ps
LOGISYSREFOUT CML 120 ps
LVDS 120 ps
tFALL 立ち下がり時間 (20% ～ 80%) SYSREFOUT 45 ps
LOGISYSREFOUT CML 120 ps
LVDS 120 ps
VOD 差動出力電圧 SYSREFOUT 0.85 Vpp
LOGISYSREFOUT CML 0.4 Vp
LVDS 0.4 Vp
VSYSREFCM 同相電圧 SYSREFOUT CML
SYSREFOUTx_PWR = 4
100Ω 差動負荷		 0.8 V
SYSREFREQ ピン
VSYSREFIN 電圧入力範囲 AC 差動電圧 0.8 2 Vpp
VCM 入力同相モード 差動 100Ω 終端、DC 結合
外部に設定		 1.2 1.3 2 V
クロック入力
fIN 入力周波数 バッファ モードのみ 0.3 15(3) GHz
PIN/ 入力電力 CLKIN_P または CLKIN_N でのシングルエンド電源 0 10 dBm
クロック出力
fOUT 出力周波数 2 分周 0.15 6.4 GHz
fOUT 出力周波数 バッファ モード 0.3 15(3)
fOUT 出力周波数 x2、x3、x4 3.2 6.4
fOUT 出力周波数 LOGICLK 出力 1 800 MHz
tCAL キャリブレーション時間 乗算器のキャリブレーション時間 fIN = 3.2GHz、x2
fSMCLK = 28MHz		 750 μs
pOUT 出力電力 シングル エンド fCLKLOUT = 6GHz
OUTx_PWR = 7		 6 dBm
fCLKLOUT = 12.8GHz
OUTx_PWR = 7		 0
fCLKLOUT = 15GHz
OUTx_PWR = 7		 -3
tRISE 立ち上がり時間 (20% から 80%) fCLKOUT = 300MHz 45 ps
tFALL 立ち下がり時間 (20% ～ 80%) fCLKOUT = 300MHz 45 ps
tMUTE 出力ミュート時間 OE ピンの立ち下がりエッジ 30 μs
tUNMUTE 出力のミュート解除時間 OE ピンの立ち上がりエッジ 30 μs
伝搬遅延とスキュー
| tSKEW | 複数の出力間のスキューの大きさ TA = -55°C ～ +125°C 2.5 10 ps
ΔtDLY/ΔT 温度による伝搬遅延の変動 バッファ モード 0.02 0.06 0.1 ps/C
tDLY 伝搬遅延 バッファ モード TA = 25℃ 180 ps
デバイダ モード 182
乗算器 モード 185
ノイズ、ジッタ、スプリアス
JCKx 付加ジッタ 付加ジッタ。12kHz ～ 100Mhz の積分帯域幅。 バッファ モード 5 fs、rms
X2 乗算器 16
X3 乗算器 21
X4 乗算器 26
フリッカー 1/f フリッカー ノイズ スルー レート > 8V/ns、fCLK = 6GHz バッファ モード -155 dBc/Hz
NFL ノイズ フロア fOUT = 6GHz、fOffset = 100MHz バッファ モード -159 dBc/Hz
2 分周 -158.5
乗算器 (x2、x3、x4) -159.5
ノイズ フロア LOGICLK 出力、300MHz CML -150.5 dBc/Hz
LVDS -151.5
H2 2 次高調波 fOUT = 6GHz (差動)、バッファ モード -25 dBc
fOUT = 6GHz (シングルエンド)、バッファ モード -13
fOUT = 6GHz、シングルエンド、2 分周 -16
H1/2 入力クロックのリーク スプリアス FOUT = 6GHz (シングルエンド) x2 (fSPUR = 3GHz) -40 dBc
H1/3 x3 (fSPUR = 2GHz) -50
H1/4 x4 (fSPUR = 1.5GHz) -54 dBc
ISPUR LOGICLK から CLKOUT へ fSPUR = 300MHz (差動) -70 dBc
デジタル インターフェイス (SCK、SDI、CS#、MUXOUT、CLKx_EN、MUXSELx、PWRSELx、DIVSELx、LOGIC_EN、SYSREF_EN、CAL、CE)
VIH High レベル入力電圧 SCK、SDI、CS# 1.4 3.3 V
High レベル入力電圧 CLKx_EN、MUXSELx、PWRSELx、DIVSELx、LOGIC_EN、SYSREF_EN、CAL、CE 1.4 3.3 V
VIL Low レベル入力電圧 SCK、SDI、CS# 0 0.4 V
Low レベル入力電圧 CLKx_EN、MUXSELx、PWRSELx、DIVSELx、LOGIC_EN、SYSREF_EN、CAL、CE 0 0.4 V
IIH High レベル入力電流 SCK、SDI、CS# -42 42 µA
High レベル入力電流 CLKx_EN、MUXSELx、PWRSELx、DIVSELx、LOGIC_EN、SYSREF_EN、CAL、CE -42 42 µA
IIL Low レベル入力電流 SCK、SDI、CS# -25 25 µA
Low レベル入力電流 CLKx_EN、MUXSELx、PWRSELx、DIVSELx、LOGIC_EN、SYSREF_EN、CAL、CE -25 25 µA
VOH High レベル出力電圧 MUXOUT IOH = 5mA 1.4 2.2 V
High レベル出力電圧 IOH = 0.1mA 2.2 2.5 V
VOL Low レベル出力電圧 MUXOUT IOL = 5mA 0.45 V
(1) 特に記述のない限り、fCLKIN = 6GHz、CLK_MUX = バッファ、すべてのクロックは OUTx_PWR = 7、SYSREFREQ_MODE = 1 でオンになります。
(2) パワーダウン モードの場合。
(3) 最大 12.8Ghz の周波数で動作する同期、デバイダ、SYSREF、SYSREF のウィンドウ処理をサポート。