

CC2755x10 CC2755x7 SimpleLink ファミリの 2.4GHz 高性能ワイヤレス マイコン

1 特長

ワイヤレス MCU 処理素子

- Arm® Cortex®-M33 プロセッサ、(96MHz) FPU (浮動小数点ユニット)、TrustZone®-M サポート、機械学習アクセラレーション向けの CDE (カスタム データパス拡張機能) 搭載
- アルゴリズム処理ユニット (APU) (96MHz)
 - 効率的なベクトル演算と行列演算のための数学アクセラレータ
 - IFFT 用 Bluetooth® チャンネル サウンディング後処理のサポートや、MUSIC (Multiple Signal Classification) などの高度な超高分解能アルゴリズム

ワイヤレス MCU メモリ

- 最大 1MB のインシステム プログラマブル フラッシュ
- 最大 162KB の SRAM
- セキュア ブート信頼済みのルート (RoT) およびシリアル (SPI/UART) ブートローダー付きの 32KB のシステム ROM
- シリアル ワイヤ デバッグ (SWD)

MCU 周辺機器

- 最大 31 個の GPIO、デジタル ペリフェラルを複数の GPIO に配線可能:
 - 2 つの SWD IO パッド、GPIO と多重化
 - 2 つの LFXIO IO パッド、GPIO と多重化
 - 最大 27 個の DIO (アナログまたはデジタル IO)
- すべての GPIO に、ウェークアップおよび割り込み機能付き
- 3 × 16 ビットおよび 1 × 32 ビットの汎用タイマ、直交デコード モードをサポート
- リアルタイム クロック (RTC)
- ウォッチドッグ タイマ
- Bluetooth® チャンネル サウンディング後処理に使用する、無線、RTOS、アプリケーション動作システム タイマ
- 12 ビット ADC、最大 1.2MSPS、8 個の外部入力
- 温度センサとバッテリー モニタ
- 1 つの低消費電力コンパレータ
- LIN 機能を搭載した 2 つの UART
- 2 つの SPI
- 1 つの I²C
- 1 つの I²S

セキュリティ イネーブラ (実現機能)

- 暗号化アクセラレーション動作とセキュア キー ストレージをサポートする独自のコントローラと専用メモリを搭載したハードウェア セキュリティ モジュール (HSM):
 - AES (最大 256 bit) 暗号化アクセラレータ
 - ECC (最大 521 ビット)、RSA (最大 3072 ビット) 公開鍵アクセラレータ
 - SHA-2 (最大 512 ビット) アクセラレータ
 - 真の乱数ジェネレータ
 - HSM ファームウェア アップデートのサポート
 - AES と ECC のための差動電力解析 (DPA) 対策
- 遅延の制約が厳しいリンクレイヤ動作向けのための、個別の AES 128 ビット暗号化アクセラレータ (LAES)
- セキュア ブートとセキュアなファームウェア更新
- セキュア ブート信頼の基点 (RoT)
- Cortex®-M33 TrustZone-M、MPU、ソフトウェア分離用メモリ ファイアウォール
- 電圧グリッチモニタ (VGM)

低消費電力 (VDD3.3V)

- オンチップの降圧型 DC/DC コンバータ
- RX 電流: 6.1mA
- 0dBm での TX 電流: 7.7mA
- +10dBm での TX 電流: 24.5mA (R バリエント)
- +20dBm での TX 電流: 143mA (P バリエント)
- アクティブ モードの MCU 96MHz (CoreMark®): 5.8mA
- スタンバイ: 0.9µA (低電力モード、RTC オン、SRAM データ完全保持)
- シャットダウン: 160nA

無線プロトコルのサポート

- Bluetooth® Core 6.0 認定済み
 - Bluetooth® チャンネル サウンディングに対応 (高精度距離測定)
- Matter
- Zigbee® 3.0 認証
- Thread
- 独自システム
- マルチ プロトコル

高性能の無線

- Bluetooth® Low Energy 仕様および IEEE 802.15.4 仕様と互換性のある 2.4GHz RF トランシーバ
- 最大 +10dBm の出力電力 (R バリエント)
- 最大 +20dBm の出力電力 (P バリエント)
- BALUN 内蔵
- RF スイッチを内蔵
- レシーバ感度:



- Bluetooth® LE 125kbps:–103.5dBm
- Bluetooth® LE 1Mbps:–97dBm
- IEEE 802.15.4 (2.4GHz):–103dBm

法規制の順守

- 国際的な無線周波数規制への準拠を目標としたシステム向けに設計
 - EN 300 328 (ヨーロッパ)
 - FCC CFR47 Part 15 (米国)
 - ARIB STD-T66 (日本)

開発ツールとソフトウェア

- LP-EM-CC2745R10-Q1, LP-EM-CC2755P10 LaunchPad™ 開発キット
- SimpleLink™ Low Power F3 ソフトウェア開発キット (SDK)
 - SDK の、完全認定済み Bluetooth® ソフトウェア プロトコル スタック
 - 最大 32 の同時マルチロール接続
 - Bluetooth® Low Energy 6.0 サポート
- Bluetooth® LE スタックなどの SDK コンポーネントに関する、Automotive SPICE (ASPIICE) 準拠
- SysConfig システム コンフィギュレーション ツール
- SmartRF™ Studio による簡素な無線構成

動作範囲

- 接合部温度、T_J:–40°C ~ 125°C
- 広い電源電圧範囲:1.71V~3.8V

パッケージ

- ウェットابل フランク付きの 6mm × 6mm QFN40 パッケージ
- 3.5mm × 3.4mm WCSP

2 アプリケーション

- **医療用**
 - 家庭用ヘルスケア - **血糖値測定器**、**血圧計**、**CPAP 機器**、**電子体温計**

3 説明

SimpleLink™ CC2755R および CC2755P デバイス ファミリーは 2.4GHz ワイヤレス マイコン (MCU) です。Bluetooth® Low Energy (6.x 以降のバージョン)、Zigbee (3.0 以降)、Thread (1.3 以降)、Matter (1.2 以降) および独自の 2.4GHz アプリケーションを対象としています。これらのデバイスは、ビルディング オートメーション (ワイヤレス センサ、照明制御、ビーコン)、家電製品、アセットトラッキング、医療、パーソナル エレクトロニクス (玩具、HID、スタイラス ペン) の市場における、OAD (Over the Air Download) サポートによる、低消費電力のワイヤレス通信に最適化されています。このデバイスの主な機能は次のとおりです。

- Bluetooth® 6.0 およびそれ以前のバージョンの機能に対応:
 - LE Coded PHY (長距離)、LE 2Mbit PHY (高速)、アドバタイズ拡張機能、複数のアドバタイズメント セット、CSA#2 の他、以前の Bluetooth® Low Energy 仕様との後方互換性。
- Bluetooth® チャネル サウンディング技術のサポートおよびアルゴリズム処理ユニット (APU) による、高精度、低コスト、セキュアな位相ベースのレンジング メカニズムを用いた距離推定

- 患者の監視と診断 - **医療用センサ パッチ**
- パーソナル ケアとフィットネス - **電動歯ブラシ**、**ウェアラブル フィットネスおよびアクティビティ モニタ**
- **ビル オートメーション**
 - ビルディングのセキュリティ システム – **モーション検出器**、**電子スマート ロック**、**ドアおよび窓センサ**、**ガレージドア システム**、**ゲートウェイ**
 - HVAC - **サーモスタット**、**ワイヤレス環境センサ**
 - 防火システム - **煙および熱感知器**
 - ビデオ監視 – **IP ネットワーク カメラ**
- **照明器具**
 - LED 照明
 - 照明制御 - **日光センサ**、**照明センサ**、**ワイヤレス制御**
- **ファクトリ オートメーション / 制御**
- **リテール オートメーションと支払い - 電子 POS**
 - **電子棚札**
- **グリッド インフラ**
 - スマートメータ – **水道メータ**、**ガスメータ**、**電気メータ**、**ヒートコストアラケータ**
 - グリッド通信 – **無線通信** – 長距離センサ アプリケーション
 - その他の代替エネルギー - **環境発電**
- **通信機器**
 - **有線ネットワーク**
 - **ワイヤレス LAN** または **Wi-Fi** **アクセス ポイント**、**エッジルータ**、**コア ルータ**、**スモール ビジネス向けスイッチ**
- **パーソナル エレクトロニクス**
 - ネットワーク接続の周辺機器 – **民生用ワイヤレスモジュール**、**ポインティング デバイス**、**キーボードとキーパッド**
 - **ゲーム** – **電子玩具とロボット玩具**
 - **ウェアラブル (医療以外)** – **スマートトラッカー**、**スマート衣料**

- APU を使用すると、FFT を含む距離レンジング信号処理アルゴリズムや、MUSIC (Multiple Signal Classification) などの超高分解能複雑アルゴリズム、またニューラル ネットワーク アルゴリズムも、レイテンシと電力効率に優れた方法で実行できます。
- 機械学習アクセラレーション用の Arm® CDE (Custom Data Extension) 命令のサポート
- SimpleLink™ Low Power F3 ソフトウェア開発キット (SDK) に、完全認定済み Bluetooth® ソフトウェア プロトコル スタックを搭載
- SimpleLink™ Low Power F3 ソフトウェア開発キット (SDK) で Zigbee® プロトコル スタックをサポート
- SIMPLELINK TI OPENTHREAD SDK で Thread プロトコル スタックをサポート
- SIMPLELINK MATTER SDK で Matter スタックをサポート
- コネクテッド ワイヤレス マイコン向けの高度なセキュリティ機能:
 - 暗号化アクセラレーションおよび乱数生成操作を処理する専用コントローラを備えた、絶縁型 HSM 環境
 - 変更不可能なシステム ROM がもたらす信頼の基点による、セキュア ブートとファームウェア更新
 - Arm® Cortex M33 TrustZone-M ベースの信頼できる実行環境のサポート
 - HSM と TrustZone-M によるセキュア キー ストレージのサポート
 - 電圧グリッチ インジェクションなど、低コスト、低労力、非侵襲的な物理的攻撃の脅威を軽減するハードウェア障害センサ。
 - 専用の AES-128 HW アクセラレータにより、タイミング クリティカルなリンクレイヤの暗号化 / 復号化動作を処理
- RTC が動作し、162KB SRAM を完全に保持した状態でのスタンバイ電流が極めて小さいので、特にスリープ期間が長いアプリケーションでバッテリー寿命を大幅に延長可能
- 最小のスタンバイ電流で拡張した温度範囲をサポート
- 内蔵のバランと RF スイッチにより、P バージョンでも同じ RF ピンで送信および受信動作をサポート、またこれにより基板レイアウトの部品表 (BOM) を削減
- Bluetooth® Low Energy に対応する優れた無線感度および堅牢性 (選択度、ブロッキング)

CC2755R および CC2755P デバイスは SimpleLink™ MCU プラットフォームに属しており、シングル コア ソフトウェア開発キット (SDK) と豊富なツール セットを備えた共通の使いやすい開発環境を共有する Wi-Fi®, Bluetooth® Low Energy, Thread, Zigbee, Sub1GHz MCU、ホスト MCU で構成されています。SimpleLink™ プラットフォームは一度で統合を実現でき、製品ラインアップのどのデバイスの組み合わせでも設計に追加できるので、設計要件変更の際もコードの 100% 再利用が可能です。詳細については、[SimpleLink™ MCU プラットフォーム](#)を参照してください。

製品情報

部品番号	パッケージ (1)	パッケージ サイズ (2)
CC2755R105E0WRHAR	QFN40	6.0mm × 6.0mm
CC2755R105E0YCJR	WCSP	3.5mm × 3.4mm
CC2755R74E0YCJR	WCSP	3.5mm × 3.4mm
CC2755P105E0WRHAR	QFN40	6.0mm × 6.0mm

(1) 詳細については、「メカニカル、パッケージ、および注文情報」を参照してください。

(2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。

4 機能ブロック図




図 4-1. 機能ブロック図

目次

1 特長	1	7.21 ペリフェラルのスイッチング特性.....	50
2 アプリケーション	2	7.22 代表的特性.....	59
3 説明	2	8 詳細説明	67
4 機能ブロック図	4	8.1 概要.....	67
5 デバイスの比較	6	8.2 システム CPU.....	67
6 ピン構成および機能	7	8.3 無線 (RF コア).....	68
6.1 ピン配置図.....	7	8.4 メモリ.....	68
6.2 信号の説明.....	10	8.5 ハードウェア セキュリティ モジュール (HSM).....	69
6.3 未使用ピンおよびモジュールの接続.....	13	8.6 暗号化.....	70
6.4 ペリフェラル ピン割り当て.....	14	8.7 タイマ.....	70
6.5 ペリフェラル信号の説明.....	24	8.8 アルゴリズム処理ユニット (APU).....	72
7 仕様	38	8.9 シリアル ペリフェラルと I/O.....	72
7.1 絶対最大定格.....	38	8.10 バッテリと温度の監視.....	73
7.2 ESD および MSL 定格.....	38	8.11 電圧グリッチモニタ (VGM) と電磁的フォルトインジ ェクション (EMFI) センサ.....	73
7.3 推奨動作条件.....	38	8.12 μ DMA.....	73
7.4 DC/DC.....	39	8.13 デバッグ.....	73
7.5 GLDO.....	39	8.14 パワー マネージメント.....	74
7.6 電源およびモジュール.....	39	8.15 クロック システム.....	75
7.7 バッテリ モニタ.....	39	8.16 ネットワーク プロセッサ.....	75
7.8 BATMON 温度センサ.....	39	8.17 バラン内蔵、大電力 PA (パワーアンプ).....	76
7.9 消費電力 - 電力モード.....	40	9 アプリケーション、実装、およびレイアウト	77
7.10 消費電力 — 無線モード (R バリエント).....	41	9.1 リファレンス デザイン.....	77
7.11 不揮発性 (フラッシュ) メモリの特性.....	41	9.2 接合部温度の計算.....	78
7.12 熱抵抗特性.....	42	10 デバイスおよびドキュメントのサポート	79
7.13 RF 周波数帯域.....	42	10.1 デバイスの命名規則.....	79
7.14 Bluetooth Low Energy — 受信 (RX).....	43	10.2 ツールとソフトウェア.....	79
7.15 Bluetooth Low Energy — 送信 (TX).....	45	10.3 ドキュメントのサポート.....	81
7.16 Bluetooth チャンネル サウンディング.....	45	10.4 サポート・リソース.....	82
7.17 Zigbee と Thread – IEEE 802.15.4–2006 2.4GHz (OQPSK DSSS1:8, 250kbps) – RX.....	46	10.5 商標.....	82
7.18 Zigbee と Thread – IEEE 802.15.4–2006 2.4GHz (OQPSK DSSS1:8, 250kbps) – TX.....	46	10.6 静電気放電に関する注意事項.....	83
7.19 2.4GHz RX/TX CW.....	47	10.7 用語集.....	83
7.20 タイミングおよびスイッチング特性.....	48	11 改訂履歴	83
		12 メカニカル、パッケージ、および注文情報	85

5 デバイスの比較

IP	CC2755P10	CC2755R10	CC2755R10 WCSP	CC2755R7 WCSP
CM33 (MCU)	✓	✓	✓	✓
CDE (カスタム データ バス 拡張) (機械学習アクセラ レーション)	✓	✓	✓	✓
APU (アルゴリズム処理ユニ ット) (Bluetooth チャンネル サウン ディング後処理)	✓	✓	✓	✓
HSM	✓	✓	✓	✓
VGM	✓	✓	✓	✓
2 つの UART、2 つの SPI、 1 つの I2C、1 つの I2S	✓	✓	✓	✓
+10dBm PA	✓	✓	✓	✓
+20dBm PA	✓			
ADC12	✓	✓	✓	✓
フラッシュ (KB)	1024 ⁽¹⁾	1024 ⁽¹⁾	1024 ⁽¹⁾	864 ⁽¹⁾
SRAM (KB)	162	162	162	128
GPIO	23	23	31	31
QFN パッケージ・サイズ (mm×mm)	6 × 6	6 × 6	利用できません	利用できません
WCSP パッケージ・サイズ (mm×mm)	利用できません	利用できません	3.5×3.4	3.5×3.4

(1) デバイス フラッシュ メモリの 96KB は、IHSM ファームウェア用に予約されています。

図 6-1 に「オレンジ色」で示されている以下の I/O ピンは、VDDIO から供給されます。

- ピン 3、DIO0
- ピン 4、DIO1
- ピン 5、DIO2
- ピン 6、DIO3
- ピン 7、DIO4
- ピン 8、DIO5
- ピン 10、DIO7
- ピン 11、DIO9_SWDIO
- ピン 12、DIO10_SWDCCK
- ピン 13、DIO11
- ピン 14、DIO12
- ピン 15、DIO15
- ピン 16、DIO16

図 6-1 に「青色」で示されている以下の I/O ピンは、VDD5 から供給されます。

- ピン 19、DIO17_A8
- ピン 20、DIO18_A7
- ピン 21、DIO19_A6
- ピン 22、DIO20_A5
- ピン 23、DIO21_A4
- ピン 24、DIO22_A3
- ピン 26、DIO23_X32P
- ピン 27、DIO24_X32N
- ピン 32、DIO27_A1
- ピン 33、DIO28_A0

6.1.2 ピン配置図 - YCJ パッケージ




図 6-2. YCJ WCSP ピン配置 (上面図)

表 6-1. 凡例

凡例
高駆動能力
アナログ能力
アナログ能力および高駆動能力

以下の I/O ピンは、高駆動能力を備えています。

- E8、DIO2
- E7、DIO3
- H7、DIO9_SWDIO
- H6、DIO10_SWDCCK
- G3、DIO17_A8

- F3、DIO18_A7

以下の I/O ピンは、アナログ能力を備えています。

- G3、DIO17_A8
- F3、DIO18_A7
- H2、DIO19_A6
- G2、DIO20_A5
- F2、DIO21_A4
- E2、DIO22_A3
- D3、DIO25_A2
- B2、DIO27_A1
- B3、DIO28_A0
- B4、DIO29_A10
- B5、DIO30_A9

表 6-2. DIO 電圧ドメイン

VDDS	VDDIO
DIO17_A8	DIO0
DIO18_A7	DIO1
DIO19_A6	DIO2
DIO20_A5	DIO3
DIO21_A4	DIO4
DIO22_A3	DIO5
DIO23_X32P	DIO6
DIO24_X32N	DIO7
DIO25_A2	DIO8
DIO26	DIO9_SWDIO
DIO27_A1	DIO10_SWDCCK
DIO28_A0	DIO11
DIO29_A10	DIO12
DIO30_A9	DIO13
	DIO14
	DIO15
	DIO16

6.2 信号の説明

6.2.1 信号の説明 - RHA パッケージ

表 6-3. 信号の説明 - RHA パッケージ

ピン		I/O	タイプ	説明
名称	番号			
VDDR	1	—	電源	内部電源には、内部 DC/DC コンバータまたは GLDO から電源を供給する必要があります ^{(1) (2) (3)}
VDDR	2	—	電源	内部電源には、内部 DC/DC コンバータまたは内部 LDO から電源を供給する必要があります ^{(1) (2) (3)}
DIO0	3	I/O	デジタル	GPIO
DIO1	4	I/O	デジタル	GPIO
DIO2	5	I/O	デジタル	GPIO、高駆動能力
DIO3	6	I/O	デジタル	GPIO、高駆動能力

表 6-3. 信号の説明 - RHA パッケージ (続き)

ピン		I/O	タイプ	説明
名称	番号			
DIO4	7	I/O	デジタル	GPIO
DIO5	8	I/O	デジタル	GPIO
VDDIO	9	—	電源	1.71V ~ 3.8V 分割レール I/O 電源 ⁽⁴⁾
DIO7	10	I/O	デジタル	GPIO
DIO9_SWIDIO	11	I/O	デジタル	GPIO、SWD インターフェイス: モード選択または SWDIO、高駆動機能
DIO10_SWIDCK	12	I/O	デジタル	GPIO、SWD インターフェイス: シリアル ワイヤ クロック、高駆動能力
DIO11	13	I/O	デジタル	GPIO
DIO12	14	I/O	デジタル	GPIO
DIO15	15	I/O	デジタル	GPIO
DIO16	16	I/O	デジタル	GPIO
VDDIO	17	—	電源	1.71V ~ 3.8V 分割レール I/O 電源 ⁽⁴⁾
VDDS	18	—	電源	1.71V ~ 3.8V 電源 ⁽⁴⁾
DIO17_A8	19	I/O	デジタルまたはアナログ	GPIO、アナログ能力、高駆動能力
DIO18_A7	20	I/O	デジタルまたはアナログ	GPIO、アナログ能力、高駆動能力
DIO19_A6	21	I/O	デジタルまたはアナログ	GPIO、アナログ機能
DIO20_A5	22	I/O	デジタルまたはアナログ	GPIO、アナログ機能
DIO21_A4	23	I/O	デジタルまたはアナログ	GPIO、アナログ機能
DIO22_A3	24	I/O	デジタルまたはアナログ	GPIO、アナログ機能
RSTN	25	I	デジタル	リセット入力、アクティブ Low 内部プルアップ抵抗なし
DIO23_X32P	26	I/O	デジタルまたはアナログ	GPIO、32kHz 水晶発振器ピン 1、オプションの TCXO 入力
DIO24_X32N	27	I/O	デジタルまたはアナログ	GPIO、32kHz 水晶発振器ピン 2
VDDD	28	—	電源	内部 1.32V レギュレーション済みコア電源。外部 1μF デカップリング コンデンサを接続します。 ⁽¹⁾
VDDS	29	—	電源	1.71V ~ 3.8V 電源 ⁽⁴⁾
DCDC	30	—	電源	内部 DC/DC コンバータのスイッチング ノード ⁽⁴⁾
VDDS	31	—	電源	1.71V ~ 3.8V 電源。外部 10μF デカップリング コンデンサを接続します。 ⁽⁴⁾
DIO27_A1	32	I/O	デジタルまたはアナログ	GPIO、アナログ機能
DIO28_A0	33	I/O	デジタルまたはアナログ	GPIO、アナログ機能
VDDR	34	—	電源	内部電源には、内部 DC/DC コンバータまたは内部 LDO から電源を供給する必要があります。外部 10μF デカップリング コンデンサを接続します。 ^{(1) (2) (3)}
X48P	35	—	アナログ	48MHz 水晶発振器ピン 1
X48N	36	—	アナログ	48MHz 水晶発振器ピン 2
NC	37	—	—	接続なし
VDDS	38	—	電源	1.71V ~ 3.8V 電源 ⁽⁴⁾
ANT	39	—	RF	2.4GHz TX、RX
NC	40	—	—	接続なし ⁽⁶⁾
EGP	—	—	GND	グラウンド – 露出グラウンドパッド ⁽⁵⁾

- (1) このピンには外部回路を供給しないでください。
- (2) VDDR ピン 1、2、34 は、PCB 上で互いに接続する必要があります。
- (3) 内部 DC/DC および LDO からの出力は、1.5V に調整されています。
- (4) 詳細については、「ドキュメント サポート」に記載されている『テクニカル リファレンス マニュアル』を参照してください。
- (5) ESP は、本デバイスの唯一のグラウンド接続です。デバイスを適切に動作させるには、プリント基板 (PCB) 上のデバイスのグラウンドに対する良好な電氣的接続が不可欠です。
- (6) このピンは、ダイには接続されていません。LP-EM-CC2745R10-Q1、リファレンス デザインでは、このピンをグラウンドに接続して、アンテナ パスのシールド性能を向上させています。

6.2.2 信号の説明 - YCJ パッケージ

表 6-4. 信号の説明 - YCJ パッケージ

ピン		I/O	タイプ	説明
名称	番号			
VDDR	C8	—	電源	内部電源には、内部 DC/DC コンバータまたは内部 LDO から電源を供給する必要があります ^{(1) (2) (3)}
VDDR	A2	—	電源	内部電源には、内部 DC/DC コンバータまたは内部 LDO から電源を供給する必要があります ^{(1) (2) (3)}
DIO0	D7	I/O	デジタル	GPIO
DIO1	D6	I/O	デジタル	GPIO
DIO2	E8	I/O	デジタル	GPIO、高駆動能力
DIO3	E7	I/O	デジタル	GPIO、高駆動能力
DIO4	F6	I/O	デジタル	GPIO
DIO5	F7	I/O	デジタル	GPIO
DIO6	G7	I/O	デジタル	GPIO
VDDIO	F8	—	電源	1.71V ~ 3.63V 分割レール I/O 電源
DIO7	G8	I/O	デジタル	GPIO
DIO8	H8	I/O	デジタル	GPIO
DIO9_SWDIO	H7	I/O	デジタル	GPIO、SWD インターフェイス: モード選択または SWDIO、高駆動機能
DIO10_SWCLK	H6	I/O	デジタル	GPIO、SWD インターフェイス: クロック、高駆動機能
DIO11	G6	I/O	デジタル	GPIO、高駆動能力
DIO12	F5	I/O	デジタル	GPIO、高駆動能力
DIO13	G5	I/O	デジタル	GPIO
DIO14	H5	I/O	デジタル	GPIO
DIO15	F4	I/O	デジタル	GPIO
DIO16	G4	I/O	デジタル	GPIO
VDDIO	H4	—	電源	1.71V ~ 3.63V 分割レール I/O 電源
VDDS	H3	—	電源	1.71V ~ 3.63V を供給
VDDS	G1	—	電源	1.71V ~ 3.63V を供給
DIO17_A8	G3	I/O	デジタルまたはアナログ	GPIO、アナログ能力、高駆動能力
DIO18_A7	F3	I/O	デジタルまたはアナログ	GPIO、アナログ能力、高駆動能力
DIO19_A6	H2	I/O	デジタルまたはアナログ	GPIO、アナログ機能
DIO20_A5	G2	I/O	デジタルまたはアナログ	GPIO、アナログ機能
DIO21_A4	F2	I/O	デジタルまたはアナログ	GPIO、アナログ機能
DIO22_A3	E2	I/O	デジタルまたはアナログ	GPIO、アナログ機能
RSTN	H1	I	デジタル	リセット入力、アクティブ Low 内部プルアップ抵抗なし
DIO23_X32P	F1	I/O	デジタルまたはアナログ	GPIO、32kHz 水晶発振器ピン 1、オプションの TCXO 入力
DIO24_X32N	E1	I/O	デジタルまたはアナログ	GPIO、32kHz 水晶発振器ピン 2
DIO25_A2	D3	I/O	デジタル	GPIO
DIO26	D2	I/O	デジタル	GPIO
DIO29_A10	B4	I/O	デジタル	GPIO
DIO30_A9	B5	I/O	デジタル	GPIO
VDDD	D1	—	電源	内部 1.28V レギュレーション済みコア電源のデカップリング用。外部 1μF デカップリング コンデンサを接続します。 ⁽¹⁾
VDDS	C1	—	電源	1.71V ~ 3.63V 電源。外部 10μF デカップリング コンデンサを接続します。

表 6-4. 信号の説明 - YCJ パッケージ (続き)

ピン		I/O	タイプ	説明
名称	番号			
DCDC_SW	B1	—	電源	内部 DC/DC コンバータのスイッチング ノード
VDDS	A1	—	電源	1.71V ~ 3.63V を供給
VDDS	A3	—	電源	1.71V ~ 3.63V を供給
DIO27_A1	B2	I/O	デジタルまたはアナログ	GPIO、アナログ機能
DIO28_A0	B3	I/O	デジタルまたはアナログ	GPIO、アナログ機能
VDDR	A2	—	電源	内部電源には、内部 DC/DC コンバータまたは内部 LDO から電源を供給する必要があります。外部 10μF デカップリング コンデンサを接続します。 ⁽¹⁾ ⁽²⁾ ⁽³⁾
X48P	A4	—	アナログ	48MHz 水晶発振器ピン 1
X48N	A5	—	アナログ	48MHz 水晶発振器ピン 2
VDDS	A6	—	電源	1.71V ~ 3.63V を供給
ANT	A7	I/O	RF	2.4GHz TX、RX
GND	E3	—	GND	グランド
GND	E4	—	GND	グランド
GND	E5	—	GND	グランド
GND	E6	—	GND	グランド
GND	D4	—	GND	グランド
GND	D5	—	GND	グランド
GND	D8	—	GND	グランド
GND	C2	—	GND	グランド
GND	C3	—	GND	グランド
GND	C4	—	GND	グランド
GND	C5	—	GND	グランド
GND	C6	—	GND	グランド
GND	C7	—	GND	グランド
GND	B6	—	GND	グランド
GND	B7	—	GND	グランド

- (1) VDDR ピンは、PCB 上で互いに接続する必要があります。
(2) 内部 DC/DC および LDO からの出力は、1.5V に調整されています。
(3) 詳細については、「ドキュメント サポート」に記載されている『テクニカル リファレンス マニュアル』を参照してください。

6.3 未使用ピンおよびモジュールの接続

6.3.1 未使用ピンおよびモジュールの接続 - RHA パッケージ

表 6-5. 未使用ピンの接続 - RHA パッケージ

機能	信号名	ピン番号	許容される処置 ⁽¹⁾	好ましい方法 ⁽¹⁾
GPIO (デジタル)	DIO _n	3–8 10 13–16	NC、GND、または VDDS	NC
SWD	DIO9_SW _{DIO}	11	NC、GND、または VDDS	NC ⁽³⁾
	DIO10_SW _{DCK}	12	NC、GND、または VDDS	NC ⁽⁴⁾
GPIO (デジタルまたはアナログ)	DIO _n _Am	19–24 32–33	NC、GND、または VDDS	NC

表 6-5. 未使用ピンの接続 - RHA パッケージ (続き)

機能	信号名	ピン番号	許容される処置 ⁽¹⁾	好ましい方法 ⁽¹⁾
32.768kHz の水晶振動子	DIO23_X32P	26	NC または GND	NC
	DIO24_X32N	27		
DC/DC コンバータ ⁽²⁾	DCDC	30	NC	NC
	VDDS	18、29、31、38	VDDS	VDDS
分割レール I/O 電源	VDDIO	9、17	VDDS	VDDS

(1) NC = 接続なし

(2) DC/DC コンバータを使用しない場合は、DCDC と VDDR の間のインダクタを取り除くことができます。VDDR は必ず接続したままにしてください。また 10 μ F のデカップリング コンデンサは必ず VDDR ネットに配置したままにしてください。

(3) デフォルトでは、SWDIO で内部プルアップが有効になっています。

(4) デフォルトでは、SWDCK の内部プルダウンが有効になっています。

6.3.2 未使用ピンおよびモジュールの接続 - YCJ パッケージ

表 6-6. 未使用ピンの接続 - YCJ パッケージ

FUNCTION	信号名	ピン番号	許容される処置 ⁽¹⁾	好ましい方法 ⁽¹⁾
GPIO (デジタル)	DIO _n	D7、D6、E8、E7、F6、F7、G8、H7、H6、G6、F5、F4、G4、G7、H8、G5、H5、D2	NC、GND、または VDDS	NC
SWD	DIO9_SWDIO	H7	NC、GND、または VDDS	GND または VDD
	DIO10_SWDCK	H6	NC、GND、または VDDS	GND または VDD
GPIO (デジタルまたはアナログ)	DIO _n _Am	G3、F3、H2、G2、F2、E2、B2、B3、D3、B4、B5	NC、GND、または VDDS	NC
32.768-kHz 水晶振動子	DIO23_X32P	F1	NC または GND	NC
	DIO24_X32N	E1		
DC/DC コンバータ ⁽²⁾	DCDC_SW	B1	NC	NC
	VDDS	H3、G1、C1、A1、A3、A6	VDDS	VDDS
分割レール I/O 電源	VDDIO	F8、H4	VDDS	VDDS

(1) NC = 接続なし

(2) DC/DC コンバータを使用しない場合は、DCDC と VDDR の間のインダクタを取り除くことができます。VDDR は引き続き接続し、10 μ F DCDC コンデンサを VDDR ネットに維持する必要があります。

6.4 ペリフェラル ピン割り当て

6.4.1 RHA ペリフェラル ピン割り当て

表 6-7. RHA (QFN40) ペリフェラル ピン割り当て

ピン番号	ピン名	信号名	信号のタイプ ⁽¹⁾	PIN MUX エンコード	信号の方向
QFN40					
1	VDDR	VDDR	—	該当なし	該当なし
2	VDDR	VDDR	—	該当なし	該当なし

表 6-7. RHA (QFN40) ペリフェラル ピン割り当て (続き)

ピン番号 QFN40	ピン名	信号名	信号のタイプ ⁽¹⁾	PIN MUX エンコード	信号の方向
3	DIO0	GPIO0	I/O	0	I/O
		T0C0		1	I/O
		T1F		2	O
		T3C0N		3	O
		LPCO		4	O
		T1C0		5	I/O
4	DIO1	GPIO1	I/O	0	I/O
		T1C0		2	I/O
		T2C0		3	I/O
		UART0TXD		4	O
		T1C1		5	I/O
		DTB15		7	O
5	DIO2	GPIO2	I/O	0	I/O
		T1C1		2	I/O
		T0PE		3	O
		UART0RXD		4	I
		T1C2		5	I/O
		DTB14		7	O
6	DIO3	GPIO3	I/O	0	I/O
		SPI0SCLK		1	I/O
		I2S0SCLK		2	I/O
		T2PE		3	O
		UART1TXD		4	O
		T2C0		5	I/O
		DTB13		7	O
7	DIO4	GPIO4	I/O	0	I/O
		SPI0PICO		1	I/O
		SPI0POCI		2	I/O
		T1C2		3	I/O
		UART1RXD		4	I
		T2C1		5	I/O
		DTB12		7	O
8	DIO5	GPIO5	I/O	0	I/O
		SPI0POCI		1	I/O
		SPI0PICO		2	I/O
		T2C1		3	I/O
		T3C1N		4	O
		T2C2		5	I/O
		DTB11		7	O
9	VDDIO	VDDIO	—	該当なし	該当なし

表 6-7. RHA (QFN40) ペリフェラル ピン割り当て (続き)

ピン番号 QFN40	ピン名	信号名	信号のタイプ ⁽¹⁾	PIN MUX エンコード	信号の方向
10	DIO7	GPIO7	I/O	0	I/O
		SPI0CSN		1	I/O
		T2C2		2	I/O
		I2S0WS		3	I/O
		T3C2N		4	O
		DTB10		7	O
11	DIO9_SWDIO	GPIO9	I/O	0	I/O
		T0C1		1	I/O
		T2C0N		2	O
		I2S0SD0		3	I/O
		T0PE		4	O
		I2C0SCL		5	I/O
12	DIO10_SWDC	GPIO10	I/O	0	I/O
		T0C2		1	I/O
		T2C1N		2	O
		I2S0SD1		3	I/O
		T2PE		4	O
		I2C0SDA		5	I/O
13	DIO11	GPIO11	I/O	0	I/O
		SPI1POCI		1	I/O
		SPI1PICO		2	I/O
		SWO		3	O
		T3C0		4	I/O
		T1F		5	O
		DTB9		7	O
14	DIO12	GPIO12	I/O	0	I/O
		SPI1PICO		1	I/O
		SPI1POCI		2	I/O
		T2C2N		3	O
		T3C1		4	I/O
		T3C2		5	I/O
		DTB8		7	O
15	DIO15	GPIO15	I/O	0	I/O
		SPI1SCLK		1	I/O
		T3C2		2	I/O
		T1C0N		3	O
		LPCO		4	O
		T3C1		5	I/O

表 6-7. RHA (QFN40) ペリフェラル ピン割り当て (続き)

ピン番号 QFN40	ピン名	信号名	信号のタイプ ⁽¹⁾	PIN MUX エンコード	信号の方向
16	DIO16	GPIO16	I/O	0	I/O
		I2S0MCLK		1	O
		SPI1CSN		2	I/O
		EXTCI		3	I
		T1F		4	I
		T3C0		5	I/O
		DTB7		7	O
17	VDDIO	VDDIO	—	該当なし	該当なし
18	VDDS	VDDS	—	該当なし	該当なし
19	DIO17_A8	GPIO17	I/O	0	I/O
		I2S0SCLK		1	I/O
		UART0RTS		2	O
		T0C0		4	I/O
		LRFD0		5	O
		ADC8		6	I
		DTB6		7	O
20	DIO18_A7	GPIO18	I/O	0	I/O
		I2S0WS		1	I/O
		UART0CTS		2	I
		T0C1		4	I/O
		LRFD1		5	O
		ADC7		6	I
		DTB5		7	O
21	DIO19_A6	GPIO19	I/O	0	I/O
		SPI0CSN		1	I/O
		UART0TXD		2	O
		UART0RXD		3	I
		I2S0SD0		4	I/O
		LRFD2		5	O
		ADC6/LPC+		6	I
		DTB4		7	O
22	DIO20_A5	GPIO20	I/O	0	I/O
		SPI0SCLK		1	I/O
		UART0RXD		2	I
		UART0TXD		3	O
		I2S0SD1		4	I/O
		LRFD3		5	O
		ADC5/LPC+/LPC-		6	I
		DTB3		7	O

表 6-7. RHA (QFN40) ペリフェラル ピン割り当て (続き)

ピン番号 QFN40	ピン名	信号名	信号のタイプ ⁽¹⁾	PIN MUX エンコード	信号の方向
23	DIO21_A4	GPIO21	I/O	0	I/O
		SPI0PICO		1	I/O
		UART1TXD		2	O
		I2C0SCL		3	I/O
		T1C1N		4	O
		LRFD4		5	O
		ADC4/LPC+/LPC-		6	I
		DTB2		7	O
24	DIO22_A3	GPIO22	I/O	0	I/O
		SPI0POCI		1	I/O
		UART1RXD		2	I
		I2C0SDA		3	I/O
		T1C2N		4	O
		LRFD5		5	O
		ADC3		6	I
		DTB1		7	O
25	RSTN	RSTN	—	該当なし	該当なし
26	DIO23_X32P	GPIO23	I/O	0	I/O
		SPI1CSN		1	I/O
		UART1RTS		2	O
		LFCl		3	I
		T0C2		4	I/O
		T1C0		5	I/O
		LFXT_P		6	I
27	DIO24_X32N	GPIO24	I/O	0	I/O
		SPI1SCLK		1	I/O
		UART1CTS		2	I
		T0C0N		3	O
		LPCO		4	O
		T0C0		5	I/O
		LFXT_N		6	I
28	VDDD	VDDD	—	該当なし	該当なし
29	VDDS	VDDS	—	該当なし	該当なし
30	DCDC	DCDC	—	該当なし	該当なし
31	VDDS	VDDS	—	該当なし	該当なし
32	DIO27_A1	GPIO27	I/O	0	I/O
		SPI1PICO		1	I/O
		I2C0SCL		2	I/O
		CKMIN		3	I
		T0C1N		4	O
		LRFD6		5	O
		ADC1/AREF+		6	I
		DTB0		7	O

表 6-7. RHA (QFN40) ペリフェラル ピン割り当て (続き)

ピン番号 QFN40	ピン名	信号名	信号のタイプ ⁽¹⁾	PIN MUX エンコード	信号の方向
33	DIO28_A0	GPIO28	I/O	0	I/O
		SPI1POCI		1	I/O
		I2C0SDA		2	I/O
		T3C0N		3	O
		T0C2N		4	O
		LRFD7		5	O
		ADC0/AREF-		6	I
34	VDDR	VDDR	—	該当なし	該当なし
35	X48P	X48P	—	該当なし	該当なし
36	X48N	X48N	—	該当なし	該当なし
37	NC	NC	—	該当なし	該当なし
38	VDDS	VDDS	—	該当なし	該当なし
39	ANT	ANT	—	該当なし	該当なし
40	NC	NC	—	該当なし	該当なし
—	EGP	GND	—	該当なし	該当なし

(1) 信号タイプ: I = 入力、O = 出力、I/O = 入力または出力。

6.4.2 YCJ ペリフェラル ピン割り当て

表 6-8. YCJ (WCSP) ペリフェラル ピン割り当て

ピン番号 WCSP	ピン名	信号名	信号のタイプ ⁽¹⁾	PIN MUX エンコード	信号の方向
C8	VDDR	VDDR	—	該当なし	該当なし
D7	DIO0	GPIO0	I/O	0	I/O
		T0C0		1	I/O
		T1F		2	O
		T3C0N		3	O
		LPCO		4	O
		T1C0		5	I/O
D6	DIO1	GPIO1	I/O	0	I/O
		T1C0		2	I/O
		T2C0		3	I/O
		UART0TXD		4	O
		T1C1		5	I/O
		DTB15		7	O
E8	DIO2	GPIO2	I/O	0	I/O
		T1C1		2	I/O
		T0PE		3	O
		UART0RXD		4	I
		T1C2		5	I/O
		DTB14		7	O

表 6-8. YCJ (WCSP) ペリフェラル ピン割り当て (続き)

ピン番号 WCSP	ピン名	信号名	信号のタイプ ⁽¹⁾	PIN MUX エンコード	信号の方向
E7	DIO3	GPIO3	I/O	0	I/O
		SPI0SCLK		1	I/O
		I2S0SCLK		2	I/O
		T2PE		3	O
		UART1TXD		4	O
		T2C0		5	I/O
		DTB13		7	O
F6	DIO4	GPIO4	I/O	0	I/O
		SPI0PICO		1	I/O
		SPI0POCI		2	I/O
		T1C2		3	I/O
		UART1RXD		4	I
		T2C1		5	I/O
		DTB12		7	O
F7	DIO5	GPIO5	I/O	0	I/O
		SPI0POCI		1	I/O
		SPI0PICO		2	I/O
		T2C1		3	I/O
		T3C1N		4	O
		T2C2		5	I/O
		DTB11		7	O
G7	DIO6	GPIO6	I/O	0	I/O
		I2S0MCLK		1	I/O
		T0C0N		2	I/O
		T1F		3	I
		LPC0		4	O
F8	VDDIO	VDDIO	—	該当なし	該当なし
G8	DIO7	GPIO7	I/O	0	I/O
		SPI0CSN		1	I/O
		T2C2		2	I/O
		I2S0WS		3	I/O
		T3C2N		4	O
		DTB10		7	O
H8	DIO8	GPIO8	I/O	0	I/O
		SPI1SCLK		1	I/O
		T3C2		2	I/O
		T1C0N		3	I
		LPC0		4	O
		T3C1		5	O

表 6-8. YCJ (WCSP) ペリフェラル ピン割り当て (続き)

ピン番号 WCSP	ピン名	信号名	信号のタイプ ⁽¹⁾	PIN MUX エンコード	信号の方向
H7	DIO9_SWDIO	GPIO9	I/O	0	I/O
		T0C1		1	I/O
		T2C0N		2	O
		I2S0SD0		3	I/O
		T0PE		4	O
		I2C0SCL		5	I/O
H6	DIO10_SWDCCK	GPIO10	I/O	0	I/O
		T0C2		1	I/O
		T2C1N		2	O
		I2S0SD1		3	I/O
		T2PE		4	O
		I2C0SDA		5	I/O
G6	DIO11	GPIO11	I/O	0	I/O
		SPI1POCI		1	I/O
		SPI1PICO		2	I/O
		SWO		3	O
		T3C0		4	I/O
		T1F		5	O
		DTB9		7	O
F5	DIO12	GPIO12	I/O	0	I/O
		SPI1PICO		1	I/O
		SPI1POCI		2	I/O
		T2C2N		3	O
		T3C1		4	I/O
		T3C2		5	I/O
		DTB8		7	O
G5	DIO13	GPIO13	I/O	0	I/O
		UART0TXD		2	I/O
		UART1TXD		3	I
		T0C1N		4	O
H5	DIO14	GPIO14	I/O	0	I/O
		UART0RXD		2	I/O
		UART1RXD		3	I
		T0C2N		4	O
F4	DIO15	GPIO15	I/O	0	I/O
		SPI1SCLK		1	I/O
		T3C2		2	I/O
		T1C0N		3	O
		LPCO		4	O
		T3C1		5	I/O

表 6-8. YCJ (WCSP) ペリフェラル ピン割り当て (続き)

ピン番号 WCSP	ピン名	信号名	信号のタイプ ⁽¹⁾	PIN MUX エンコード	信号の方向
G4	DIO16	GPIO16	I/O	0	I/O
		I2S0MCLK		1	O
		SPI1CSN		2	I/O
		EXTCI		3	I
		T1F		4	I
		T3C0		5	I/O
		DTB7		7	O
H4	VDDIO	VDDIO	—	該当なし	該当なし
H3	VDDS	VDDS	—	該当なし	該当なし
G1	VDDS	VDDS	—	該当なし	該当なし
G3	DIO17_A8	GPIO17	I/O	0	I/O
		I2S0SCLK		1	I/O
		UART0RTS		2	O
		T0C0		4	I/O
		LRFD0		5	O
		ADC8		6	I
		DTB6		7	O
F3	DIO18_A7	GPIO18	I/O	0	I/O
		I2S0WS		1	I/O
		UART0CTS		2	I
		T0C1		4	I/O
		LRFD1		5	O
		ADC7		6	I
		DTB5		7	O
H2	DIO19_A6	GPIO19	I/O	0	I/O
		SPI0CSN		1	I/O
		UART0TXD		2	O
		UART0RXD		3	I
		I2S0SD0		4	I/O
		LRFD2		5	O
		ADC6/LPC+		6	I
		DTB4		7	O
G2	DIO20_A5	GPIO20	I/O	0	I/O
		SPI0SCLK		1	I/O
		UART0RXD		2	I
		UART0TXD		3	O
		I2S0SD1		4	I/O
		LRFD3		5	O
		ADC5/LPC+/LPC-		6	I
		DTB3		7	O

表 6-8. YCJ (WCSP) ペリフェラル ピン割り当て (続き)

ピン番号 WCSP	ピン名	信号名	信号のタイプ ⁽¹⁾	PIN MUX エンコード	信号の方向
F2	DIO21_A4	GPIO21	I/O	0	I/O
		SPI0PICO		1	I/O
		UART1TXD		2	O
		I2C0SCL		3	I/O
		T1C1N		4	O
		LRFD4		5	O
		ADC4/LPC+/LPC-		6	I
		DTB2		7	O
E2	DIO22_A3	GPIO22	I/O	0	I/O
		SPI0POCI		1	I/O
		UART1RXD		2	I
		I2C0SDA		3	I/O
		T1C2N		4	O
		LRFD5		5	O
		ADC3		6	I
		DTB1		7	O
H1	RSTN	RSTN	—	該当なし	該当なし
F1	DIO23_X32P	GPIO23	I/O	0	I/O
		SPI1CSN		1	I/O
		UART1RTS		2	O
		LFCl		3	I
		T0C2		4	I/O
		T1C0		5	I/O
		LFXT_P		6	I
E1	DIO24_X32N	GPIO24	I/O	0	I/O
		SPI1SCLK		1	I/O
		UART1CTS		2	I
		T0C0N		3	O
		LPCO		4	O
		T0C0		5	I/O
		LFXT_N		6	I
D3	DIO25_A2	GPIO25	I/O	0	I/O
		SPI0CSN		1	I/O
		SPI1SCLK		2	I/O
		I2C0SCL		3	I
		I2S0SCLK		4	O
		T1C0N		5	O
		ADC2		6	I
D2	DIO26	GPIO26	I/O	0	I/O
		SPI0POCI		1	I/O
		SPI1PICO		2	I/O
		I2C0SDA		3	I
		I2S0WS		4	O
		T1C1N		5	O

表 6-8. YCJ (WCSP) ペリフェラル ピン割り当て (続き)

ピン番号 WCSP	ピン名	信号名	信号のタイプ ⁽¹⁾	PIN MUX エンコード	信号の方向
D1	VDDD	VDDD	—	該当なし	該当なし
C1	VDDS	VDDS	—	該当なし	該当なし
B1	DCDC	DCDC	—	該当なし	該当なし
A1	VDDS	VDDS	—	該当なし	該当なし
A3	VDDS	VDDS	—	該当なし	該当なし
B2	DIO27_A1	GPIO27	I/O	0	I/O
		SPI1PICO		1	I/O
		I2C0SCL		2	I/O
		CKMIN		3	I
		T0C1N		4	O
		LRFD6		5	O
		ADC1/AREF+		6	I
		DTB0		7	O
B3	DIO28_A0	GPIO28	I/O	0	I/O
		SPI1POCI		1	I/O
		I2C0SDA		2	I/O
		T3C0N		3	O
		T0C2N		4	O
		LRFD7		5	O
		ADC0/AREF-		6	I
B4	DIO29_A10	GPIO29	I/O	0	I/O
		SPI0SCLK		1	I/O
		SPI1CSN		2	I/O
		I2C0SCL		3	I
		I2S0SD0		4	O
		T1C2N		5	O
		ADC10		6	I
B5	DIO30_A9	GPIO30	I/O	0	I/O
		SPI0PICO		1	I/O
		SPI1POCI		2	I/O
		I2C0SDA		3	I
		I2S0SD1		4	O
		ADC9		6	I
A2	VDDR	VDDR	—	該当なし	該当なし
A4	X48P	X48P	—	該当なし	該当なし
A5	X48N	X48N	—	該当なし	該当なし
A6	VDDS	VDDS	—	該当なし	該当なし
A7	ANT	ANT	—	該当なし	該当なし

6.5 ペリフェラル信号の説明

6.5.1 RHA パリフェラル信号の説明

表 6-9. RHA (QFN40) パリフェラル信号の説明

機能	信号名	ピン番号 QFN40	ピンの タイプ	信号の方向	説明
ADC	ADC0	33	I/O	I	ADC チャンネル 0 入力
	ADC1	32			ADC チャンネル 1 入力
	ADC3	24			ADC チャンネル 3 入力
	ADC4	23			ADC チャンネル 4 入力
	ADC5	22			ADC チャンネル 5 入力
	ADC6	21			ADC チャンネル 6 入力
	ADC7	20			ADC チャンネル 7 入力
	ADC8	19			ADC チャンネル 8 入力
ADC リファレンス	AREF+	32	I/O	I	ADC 外部電圧リファレンス、正端子
	AREF-	33			ADC 外部電圧リファレンス、負端子
クロック	X32P	26	I/O	I	32kHz 水晶発振器ピン 1
	X32N	27	I/O	I	32kHz 水晶発振器ピン 2
	X48P	35	—	I	48MHz 水晶発振器ピン 1、オプションの TCXO 入力
	X48N	36	—	I	48MHz 水晶発振器ピン 2
	CKMIN	32	I/O	I	HFOSC トラッキング ループ 基準クロック入力
	LFCI	26	I/O	I	低周波クロック入力 (ピンからの LFXT バイパス クロック) またはオプションの TCXO の GPIO 入力
コンパレータ	LPCO	3	I/O	O	低消費電力コンパレータ出力
		15			
		27			
	LPC+	21	I/O	I	低消費電力コンパレータ正入力端子
		22			
		23			
	LPC-	22			低消費電力コンパレータ負入力端子
		23			

表 6-9. RHA (QFN40) ペリフェラル信号の説明 (続き)

機能	信号名	ピン番号 QFN40	ピンの タイプ	信号の方向	説明
デジタル テスト バス	DTB0	32	I/O	O	デジタル テスト バス出力 0
	DTB1	24			デジタル テスト バス出力 1
	DTB2	23			デジタル テスト バス出力 2
	DTB3	22			デジタル テスト バス出力 3
	DTB4	21			デジタル テスト バス出力 4
	DTB5	20			デジタル テスト バス出力 5
	DTB6	19			デジタル テスト バス出力 6
	DTB7	16			デジタル テスト バス出力 7
	DTB8	14			デジタル テスト バス出力 8
	DTB9	13			デジタル テスト バス出力 9
	DTB10	10			デジタル テスト バス出力 10
	DTB11	8			デジタル テスト バス出力 11
	DTB12	7			デジタル テスト バス出力 12
	DTB13	6			デジタル テスト バス出力 13
	DTB14	5			デジタル テスト バス出力 14
	DTB15	4			デジタル テスト バス出力 15
GPIO	GPIO0	3	I/O	I/O	汎用入出力
	GPIO1	4			
	GPIO2	5			
	GPIO3	6			
	GPIO4	7			
	GPIO5	8			
	GPIO7	10			
	GPIO9	11			
	GPIO10	12			
	GPIO11	13			
	GPIO12	14			
	GPIO15	15			
	GPIO16	16			
	GPIO17	19			
	GPIO18	20			
	GPIO19	21			
	GPIO20	22			
	GPIO21	23			
	GPIO22	24			
	GPIO23	26			
	GPIO24	27			
	GPIO27	32			
	GPIO28	33			

表 6-9. RHA (QFN40) ペリフェラル信号の説明 (続き)

機能	信号名	ピン番号 QFN40	ピンの タイプ	信号の方向	説明
I ² C	I2C0SCL	11	I/O	I/O	I ² C クロック
		23			
		32			
	I2C0SDA	12	I/O	I/O	I ² C データ
		24			
		33			
I ² S	I2S0MCLK	16	I/O	O	I ² S メイン クロック
	I2S0SCLK	6	I/O	I/O	I ² S シリアル クロック
		19			
	I2S0WS	10	I/O	I/O	I ² S ワード選択
		20			
	I2S0SD0	11	I/O	I/O	I ² S シリアル データ 0
		21			
	I2S0SD1	12	I/O	I/O	I ² S シリアル データ 1
		22			
	EXTCI	16	I/O	I	I ² S 外部クロック
LRF デジタル出力	LRFD0	19	I/O	O	LRF デジタル出力 0
	LRFD1	20			LRF デジタル出力 1
	LRFD2	21			LRF デジタル出力 2
	LRFD3	22			LRF デジタル出力 3
	LRFD4	23			LRF デジタル出力 4
	LRFD5	24			LRF デジタル出力 5
	LRFD6	32			LRF デジタル出力 6
	LRFD7	33			LRF デジタル出力 7
電源	VDDR	1	—	—	内部電源
		2			
		34			
	VDDS	18	—	—	1.71V ~ 3.8V DIO 電源
		29			
		31			
		38			
	VDDD	28	—	—	内部 1.32V レギュレーション済みコア電源のデカップリング用。
	VDDIO	9	—	—	1.71V ~ 3.8V 分割レール I/O 電源
		17			
	DCDC	30	—	—	内部 DC/DC コンバータのスイッチング ノード
リセット	RSTN	25	—	—	グローバル マスタ デバイス リセット (アクティブ Low)
RF	ANT	39	—	—	50Ω RF ポート

表 6-9. RHA (QFN40) ペリフェラル信号の説明 (続き)

機能	信号名	ピン番号	ピンの タイプ	信号の方向	説明
		QFN40			
SPI	SPI0SCLK	6	I/O	I/O	SPI0 クロック
		22			
	SPI0POCI	7	I/O	I/O	SPI0 ペリフェラル出力コントローラ入力
		8			
		24			
	SPI0CSN	10	I/O	I/O	SPI0 チップ セレクト
		21			
	SPI0PICO	7	I/O	I/O	SPI0 ペリフェラル入力コントローラ出力
		8			
		23			
	SPI1SCLK	15	I/O	I/O	SPI1 クロック
		27			
	SPI1POCI	13	I/O	I/O	SPI1 ペリフェラル出力コントローラ入力
		14			
		33			
	SPI1CSN	16	I/O	I/O	SPI1 チップ セレクト
		26			
	SPI1PICO	13	I/O	I/O	SPI1 ペリフェラル入力コントローラ出力
		14			
		32			
SWD	SWDIO	11	I/O	I/O	シリアル ワイヤ データ入力 / 出力
	SWDCK	12	I/O	I	シリアル ワイヤ クロック入力
トレース	SWO	13	I/O	O	シリアル ワイヤ出力

表 6-9. RHA (QFN40) ペリフェラル信号の説明 (続き)

機能	信号名	ピン番号 QFN40	ピンの タイプ	信号の方向	説明
タイマ - キャプチャ / 比較	T0C0	3	I/O	I/O	タイマ-0 のキャプチャ入力-0 / 比較出力-0
		19			
		27			
	T0C1	11			タイマ-0 のキャプチャ入力-1 / 比較出力-1
		20			
	T0C2	12			タイマ-0 のキャプチャ入力-2 / 比較出力-2
		26			
	T1C0	3	I/O	I/O	タイマ-1 のキャプチャ入力-0 / 比較出力-0
		4			
		26			
	T1C1	4			タイマ-1 のキャプチャ入力-1 / 比較出力-1
		5			
	T1C2	5			タイマ-1 のキャプチャ入力-2 / 比較出力-2
		7			
	T2C0	4	I/O	I/O	タイマ-2 のキャプチャ入力-0 / 比較出力-0
		6			
	T2C1	7			タイマ-2 のキャプチャ入力-1 / 比較出力-1
		8			
	T2C2	8			タイマ-2 のキャプチャ入力-2 / 比較出力-2
		10			
	T3C0	13	I/O	I/O	タイマ-3 のキャプチャ入力-0 / 比較出力-0
		16			
	T3C1	14			タイマ-3 のキャプチャ入力-1 / 比較出力-1
		15			
	T3C2	14			タイマ-3 のキャプチャ入力-2 / 比較出力-2
		15			
タイマ - 相補キャプチャ / PWM	T0C0N	27	I/O	O	タイマ-0 からの相補比較 / PWM 出力-0
	T0C1N	32			タイマ-0 からの相補比較 / PWM 出力-1
	T0C2N	33			タイマ-0 からの相補比較 / PWM 出力-2
	T1C0N	15	I/O	O	タイマ-1 からの相補比較 / PWM 出力-0
	T1C1N	23			タイマ-1 からの相補比較 / PWM 出力-1
	T1C2N	24			タイマ-1 からの相補比較 / PWM 出力-2
	T2C0N	11	I/O	O	タイマ-2 からの相補比較 / PWM 出力-0
	T2C1N	12			タイマ-2 からの相補比較 / PWM 出力-1
	T2C2N	14			タイマ-2 からの相補比較 / PWM 出力-2
	T3C0N	3	I/O	O	タイマ-3 からの相補比較 / PWM 出力-0
		33			
	T3C1N	8			タイマ-3 からの相補比較 / PWM 出力-1
	T3C2N	10			タイマ-3 からの相補比較 / PWM 出力-2
タイマ - フォルト入力	T1F	3	I/O	I	タイマ-1 のフォルト入力
		13			
		16			

表 6-9. RHA (QFN40) ペリフェラル信号の説明 (続き)

機能	信号名	ピン番号	ピンの タイプ	信号の方向	説明
		QFN40			
タイマ - プリスケール イベント	T0PE	5	I/O	O	タイマ-0 からのプリスケール イベント出力
		11			
	T2PE	6	I/O	O	タイマ-2 からのプリスケール イベント出力
		12			
UART	UART0TXD	4	I/O	O	UART0 TX データ
		21			
		22			
	UART0RXD	5	I/O	I	UART0 RX データ
		21			
		22			
	UART0CTS	20	I/O	I	UART0 CTS (Clear to Send) 入力 (アクティブ Low)
	UART0RTS	19	I/O	O	UART0 RTS (Request to Send) (アクティブ Low)
	UART1TXD	6	I/O	O	UART1 TX データ
		23			
	UART1RXD	7	I/O	I	UART1 RX データ
		24			
	UART1CTS	27	I/O	I	UART1 CTS (Clear to Send) 入力 (アクティブ Low)
	UART1RTS	26	I/O	O	UART1 RTS (Request to Send) (アクティブ Low)

6.5.2 YCJ ペリフェラル信号の説明

表 6-10. YCJ (WCSP) ペリフェラル信号の説明

FUNCTION	信号名	ピン番号	ピンの タイプ	信号の方向	説明
		WCSP			
ADC	ADC0	B3	I/O	I	ADC チャンネル 0 入力
	ADC1	B2			ADC チャンネル 1 入力
	ADC2	D3			ADC チャンネル 2 入力
	ADC3	E2			ADC チャンネル 3 入力
	ADC4	F2			ADC チャンネル 4 入力
	ADC5	G2			ADC チャンネル 5 入力
	ADC6	H2			ADC チャンネル 6 入力
	ADC7	F3			ADC チャンネル 7 入力
	ADC8	G3			ADC チャンネル 8 入力
	ADC9	B5			ADC チャンネル 9 入力
	ADC10	B4			ADC チャンネル 10 入力
ADC リファレンス	AREF+	B2	I/O	I	ADC 外部電圧リファレンス、正端子
	AREF-	B3			ADC 外部電圧リファレンス、負端子

表 6-10. YCJ (WCSP) ペリフェラル信号の説明 (続き)

FUNCTION	信号名	ピン番号 WCSP	ピンの タイプ	信号の方向	説明
クロック	X32P	F1	I/O	I	32kHz 水晶発振器ピン 1
	X32N	E1	I/O	I	32kHz 水晶発振器ピン 2
	X48P	A4	—	I	48MHz 水晶発振器ピン 1、オプションの TCXO 入力
	X48N	A5	—	I	48MHz 水晶発振器ピン 2
	CKMIN	B2	I/O	I	HFOSC トラッキング ループ基準クロック入力
	LFCI	F1	I/O	I	低周波クロック入力 (ピンからの LFXT バイパス クロック) またはオプションの TCXO の GPIO 入力
コンパレータ	LPCO	D7	I/O	O	低消費電力コンパレータ出力
		F4			
		E1			
		G7			
	LPC+	H2	I/O	I	低消費電力コンパレータ正入力端子
		G2			
	LPC-	F2			低消費電力コンパレータ負入力端子
		G2			
デジタル テスト バス	DTB0	B2	I/O	O	デジタル テスト バス出力 0
	DTB1	E2			デジタル テスト バス出力 1
	DTB2	F2			デジタル テスト バス出力 2
	DTB3	G2			デジタル テスト バス出力 3
	DTB4	H2			デジタル テスト バス出力 4
	DTB5	F3			デジタル テスト バス出力 5
	DTB6	G3			デジタル テスト バス出力 6
	DTB7	G4			デジタル テスト バス出力 7
	DTB8	F5			デジタル テスト バス出力 8
	DTB9	G6			デジタル テスト バス出力 9
	DTB10	G8			デジタル テスト バス出力 10
	DTB11	F7			デジタル テスト バス出力 11
	DTB12	F6			デジタル テスト バス出力 12
	DTB13	E7			デジタル テスト バス出力 13
	DTB14	E8			デジタル テスト バス出力 14
	DTB15	D6			デジタル テスト バス出力 15

表 6-10. YCJ (WCSP) ペリフェラル信号の説明 (続き)

FUNCTION	信号名	ピン番号 WCSP	ピンの タイプ	信号の方向	説明
GPIO	GPIO0	D7	I/O	I/O	汎用入出力
	GPIO1	D6			
	GPIO2	E8			
	GPIO3	E7			
	GPIO4	F6			
	GPIO5	F7			
	GPIO6	G7			
	GPIO7	G8			
	GPIO8	H8			
	GPIO9	H7			
	GPIO10	H6			
	GPIO11	G6			
	GPIO12	F5			
	GPIO13	G5			
	GPIO14	H5			
	GPIO15	F4			
	GPIO16	G4			
	GPIO17	G3			
	GPIO18	F3			
	GPIO19	H2			
	GPIO20	G2			
	GPIO21	F2			
	GPIO22	E2			
	GPIO23	F1			
	GPIO24	E1			
	GPIO25	D3			
	GPIO26	D2			
	GPIO27	B2			
	GPIO28	B3			
	GPIO29	B4			
	GPIO30	B5			
I ² C	I2C0SCL	H7	I/O	I/O	I ² C クロック
		F2			
		B2			
		D3			
		B4			
	I2C0SDA	H6	I/O	I/O	I ² C データ
		E2			
		B3			
		D2			
		B5			

表 6-10. YCJ (WCSP) ペリフェラル信号の説明 (続き)

FUNCTION	信号名	ピン番号 WCSP	ピンの タイプ	信号の方向	説明
I ² S	I2S0MCLK	G4	I/O	O	I ² S メインクロック I
		G7	I/O	O	
	I2S0SCLK	E7	I/O	I/O	I ² S シリアル クロック
		G3			
		D3			
	I2S0WS	G8	I/O	I/O	I ² S ワード選択
		F3			
		D2			
	I2S0SD0	H7	I/O	I/O	I ² S シリアル データ 0
		H2			
		B4			
	I2S0SD1	H6	I/O	I/O	I ² S シリアル データ 1
		G2			
		B5			
	EXTCI	G4	I/O	I	I ² S 外部クロック
LRF デジタル出力	LRFD0	G3	I/O	O	LRF デジタル出力 0
	LRFD1	F3			LRF デジタル出力 1
	LRFD2	H2			LRF デジタル出力 2
	LRFD3	G2			LRF デジタル出力 3
	LRFD4	F2			LRF デジタル出力 4
	LRFD5	E2			LRF デジタル出力 5
	LRFD6	B2			LRF デジタル出力 6
	LRFD7	B3			LRF デジタル出力 7
電源	VDDR	C8	—	—	内部電源
		A2			
	VDDS	H3	—	—	1.71V ~ 3.8V DIO 電源
		C1			
		G1			
		A1			
		A3			
		A6			
	VDDD	D1	—	—	内部 1.32V レギュレーション済みコア電源のデカップリング用。
	VDDIO	F8	—	—	1.71V ~ 3.8V 分割レール I/O 電源
		H4			
	DCDC	B1	—	—	内部 DC/DC コンバータのスイッチング ノード
リセット	RSTN	H1	—	—	グローバル デバイス リセット (アクティブ Low)
RF	ANT	A7	—	—	50Ω RF ポート

表 6-10. YCJ (WCSP) ペリフェラル信号の説明 (続き)

FUNCTION	信号名	ピン番号	ピンの タイプ	信号の方向	説明
		WCSP			
SPI	SPI0SCLK	E7	I/O	I/O	SPI0 クロック
		G2			
		B4			
	SPI0POCI	F6	I/O	I/O	SPI0 ペリフェラル出力コントローラ入力
		F7			
		E2			
		D2			
	SPI0CSN	G8	I/O	I/O	SPI0 チップ セレクト
		H2			
		D3			
	SPI0PICO	F6	I/O	I/O	SPI0 ペリフェラル入力コントローラ出力
		F7			
		F2			
		B5			
	SPI1SCLK	F4	I/O	I/O	SPI1 クロック
		E1			
		H8			
		D3			
	SPI1POCI	G6	I/O	I/O	SPI1 ペリフェラル出力コントローラ入力
		F5			
		B3			
		B5			
	SPI1CSN	G4	I/O	I/O	SPI1 チップ セレクト
		F1			
		B4			
	SPI1PICO	G6	I/O	I/O	SPI1 ペリフェラル入力コントローラ出力
		F5			
		B2			
		D2			
SWD	SWDIO	H7	I/O	I/O	シリアル ワイヤ データ入力 / 出力
	SWDCK	H6	I/O	I	シリアル ワイヤ クロック入力
トレース	SWO	G6	I/O	O	シリアル ワイヤ出力

表 6-10. YCJ (WCSP) ペリフェラル信号の説明 (続き)

FUNCTION	信号名	ピン番号 WCSP	ピンの タイプ	信号の方向	説明
タイマ - キャプチャ / 比較	T0C0	D7	I/O	I/O	タイマ-0 のキャプチャ入力-0/ 比較 /PWM 出力-0
		G3			
		E1			
	T0C1	H7			タイマ-0 のキャプチャ入力-1/ 比較 /PWM 出力-1
		F3			
	T0C2	H6			タイマ-0 のキャプチャ入力-2/ 比較 /PWM 出力-2
		F1			
	T1C0	D7	I/O	I/O	タイマ-1 のキャプチャ入力-0/ 比較 /PWM 出力-0
		D6			
		F1			
	T1C1	D6			タイマ-1 のキャプチャ入力-1/ 比較 /PWM 出力-1
		E8			
	T1C2	E8			タイマ-1 のキャプチャ入力-2/ 比較 /PWM 出力-2
		F6			
	T2C0	D6	I/O	I/O	タイマ-2 のキャプチャ入力-0/ 比較 /PWM 出力-0
		E7			
	T2C1	F6			タイマ-2 のキャプチャ入力-1/ 比較 /PWM 出力-1
		F7			
	T2C2	F7			タイマ-2 のキャプチャ入力-2/ 比較 /PWM 出力-2
		G8			
	T3C0	G6	I/O	I/O	タイマ-3 のキャプチャ入力-0/ 比較 /PWM 出力-0
		G4			
	T3C1	F5			タイマ-3 のキャプチャ入力-1/ 比較 /PWM 出力-1
		F4			
		H8			
	T3C2	F5			タイマ-3 のキャプチャ入力-2/ 比較 /PWM 出力-2
		F4			
		H8			

表 6-10. YCJ (WCSP) ペリフェラル信号の説明 (続き)

FUNCTION	信号名	ピン番号 WCSP	ピンの タイプ	信号の方向	説明
タイマ - 相補キャ プチャ / PWM	T0C0N	E1	I/O	O	タイマ-0 からの相補比較 / PWM 出力-0
		G7			
	T0C1N	B2			タイマ-0 からの相補比較 / PWM 出力-1
		G5			
	T0C2N	B3			タイマ-0 からの相補比較 / PWM 出力-2
		H5			
	T1C0N	F4	I/O	O	タイマ-1 からの相補比較 / PWM 出力-0
		H8			
		D3			
	T1C1N	F2			タイマ-1 からの相補比較 / PWM 出力-1
		D2			
	T1C2N	E2			タイマ-1 からの相補比較 / PWM 出力-2
		B4			
	T2C0N	H7	I/O	O	タイマ-2 からの相補比較 / PWM 出力-0
	T2C1N	H6			タイマ-2 からの相補比較 / PWM 出力-1
	T2C2N	F5			タイマ-2 からの相補比較 / PWM 出力-2
	T3C0N	D7	I/O	O	タイマ-3 からの相補比較 / PWM 出力-0
		B3			
	T3C1N	F7			タイマ-3 からの相補比較 / PWM 出力-1
	T3C2N	G8			タイマ-3 からの相補比較 / PWM 出力-2
タイマ - フォルト入 力	T1F	D7	I/O	I	タイマ-1 のフォルト入力
		G6			
		G4			
		G7			
タイマ - プリスケー ラ イベント	T0PE	E8	I/O	O	タイマ-0 からのプリスケーラ イベント出力
		H7			
	T2PE	E7	I/O	O	タイマ-2 からのプリスケーラ イベント出力
		H6			

表 6-10. YCJ (WCSP) ペリフェラル信号の説明 (続き)

FUNCTION	信号名	ピン番号	ピンの タイプ	信号の方向	説明
		WCSP			
UART	UART0TXD	D6	I/O	O	UART0 TX データ
		H2			
		G2			
		G5			
	UART0RXD	E8	I/O	I	UART0 RX データ
		H2			
		G2			
		H5			
	UART0CTS	F3	I/O	I	UART0 CTS (Clear to Send) 入力 (アクティブ Low)
	UART0RTS	G3	I/O	O	UART0 RTS (Request to Send) (アクティブ Low)
	UART1TXD	E7	I/O	O	UART1 TX データ
		F2			
		G5			
	UART1RXD	F6	I/O	I	UART1 RX データ
		E2			
		H5			
	UART1CTS	E1	I/O	I	UART1 CTS (Clear to Send) 入力 (アクティブ Low)
	UART1RTS	F1	I/O	O	UART1 RTS (Request to Send) (アクティブ Low)

7 仕様

7.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り) ^{(1) (2)}

		最小値	最大値	単位
V _{DDS}	電源電圧	-0.3	4.1	V
V _{DIO}	分割レール I/O 電源電圧	-0.3	4.1	V
V _{in_dio}	デジタル ピンの電圧 ^{(3) (4)}	-0.3	V _{DDS} + 0.3 または V _{DIO} + 0.3、最大 4.1	V
V _{in_x48}	水晶発振器ピンの電圧 X48P および X48N	-0.3	1.24	V
V _{in_adc}	ADC 入力での電圧	0	V _{DDS}	V
V _{in_rf}	入力レベル、RF ピン		10	dBm
I _{in_dio}	任意の DIO ピンの入力クランプ電流		±2	mA
T _{stg}	保存温度	-55	150	°C

- (1) 「絶対最大定格」の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外の場合、本デバイスは完全に機能するとは限らず、このことが本デバイスの信頼性、機能、性能に影響を及ぼし、本デバイスの寿命を縮める可能性があります。
- (2) すべての電圧値は、特に記述のない限り、グラウンド端子を基準とします。
- (3) このために、アナログ対応 DIO が含まれます
- (4) V_{DDS} または V_{DIO} から電力を供給されるデジタル IO ピンの一覧については、データシートの「ピン構成および機能」セクションを参照してください。

7.2 ESD および MSL 定格

				値	単位
QFN パッケージ					
V _{ESD}	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 ⁽¹⁾	すべてのピン	±1000	V
		デバイス帯電モデル (CDM)、ANSI/ESDA/JEDEC JS-002 準拠 ⁽²⁾	すべてのピン	±250	V
WCSP パッケージ					
V _{ESD}	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 ⁽¹⁾	すべてのピン	±2000	V
		デバイス帯電モデル (CDM)、ANSI/ESDA/JEDEC JS-002 準拠 ⁽²⁾	すべてのピン	±500	V

- (1) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。
- (2) JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。

7.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

	最小値	最大値	単位
動作時周囲温度 ^{(1) (2)}	-40	125	°C
動作時接合部温度 ^{(1) (2)}	-40	125	°C
動作電源電圧 (V _{DDS})	1.71	3.8	V
動作分割レールの IO 電源電圧 (V _{DIO})	1.71	3.8	V
立ち上がり電源電圧のスルー レート	0	100	mV/μs
立ち下がり電源電圧のスルー レート ⁽³⁾	0	1	mV/μs

- (1) 最大動作温度またはそれに近い温度で長時間動作させると、寿命が短縮されます。
- (2) 熱抵抗特性については、このドキュメントの「熱抵抗特性」表を参照してください。
- (3) 小型のコイン電池の場合、ワースト ケースの等価ソース抵抗が大きいため、このスルー レートに確実に準拠するために、10μF V_{DDS} 入力コンデンサを使用する必要があります。

7.4 DC/DC

LP-EM-CC2745R10-Q1 のリファレンス デザインで測定、 $T_c = 25^\circ\text{C}$ 、 $V_{\text{DD5}} = 3.0\text{V}$ 、DC/DC 有効 (特記しない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位
DCDC 動作に必要な VDD5 電源電圧 ⁽¹⁾		2.2	3.0	3.8	V
VDDR ピンのインダクタ	PCB 上の部品の標準値 ⁽²⁾		6.8		μH
VDDR ピンの負荷コンデンサ	PCB 上の部品の標準値 ⁽²⁾		10		μF

- (1) 電源電圧が DCDC 動作最小電圧を下回ると、デバイスはオンチップ GLDO レギュレータを使用するようにスムーズに遷移します。
(2) 全温度範囲におけるコンデンサおよびインダクタの許容誤差を最大 $\pm 50\%$ 、および部品全体の許容誤差を考慮します。

7.5 GLDO

LP-EM-CC2745R10-Q1 のリファレンス デザインで測定、 $T_c = 25^\circ\text{C}$ 、 $V_{\text{DD5}} = 3.0\text{V}$

パラメータ	テスト条件	最小値	標準値	最大値	単位
GLDO 動作の VDD5 電源電圧		1.71	3.0	3.8	V
VDDR ピンの負荷コンデンサ	PCB 上の部品の標準値 ⁽¹⁾		10		μF

- (1) 全温度範囲におけるコンデンサの許容誤差を最大 $\pm 50\%$ 、および部品全体の許容誤差を考慮します。

7.6 電源およびモジュール

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位
VDD5 BOD (電圧低下検出器)					
トリムされないブラウンアウト立ち上がりスレッシュホールド	初期ブートの前 ⁽¹⁾		1.62		V
トリムされたブラウンアウト立ち上がりスレッシュホールド ⁽¹⁾			1.68		V
トリムされたブラウンアウト立ち下がりスレッシュホールド ⁽¹⁾			1.67		V
VDD5 POR (パワーオンリセット)					
POR パワーアップ レベル			1.5		V
POR パワーダウン レベル			1.45		V

- (1) 電圧低下検出器は、初期ブート時にトリムされます。値は、POR リセットまたは RSTN ピンによってデバイスがリセットされるまでの間保持されます。

7.7 バッテリ モニタ

特に記述のない限り、 $T_c = 25^\circ\text{C}$ の LP-EM-CC2745R10-Q1 リファレンス デザインで測定されています。

パラメータ	テスト条件	最小値	標準値	最大値	単位
分解能			22		mV
範囲		1.71		3.8	V
精度	VDD5 = 3.0V		30		mV

7.8 BATMON 温度センサ

$V_{\text{DD5}} = 3.0\text{V}$ の LP-EM-CC2745R10-Q1 リファレンス デザインで測定されています (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位
分解能	$T_c = 25^\circ\text{C}$		1.7		$^\circ\text{C}$
精度	$-40^\circ\text{C} \sim 0^\circ\text{C}$		± 4.0		$^\circ\text{C}$
精度	$0^\circ\text{C} \sim 125^\circ\text{C}$		± 2.5		$^\circ\text{C}$

7.9 消費電力 - 電力モード

LP-EM-CC2755P20 リファレンス デザイン、 $T_c = 25^\circ\text{C}$ 、 $V_{\text{DD5}} = 3.0\text{V}$ で、DC/DC イネーブルで測定したものです (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
DCDC によるコア消費電流						
I_{core}	アクティブ	MCU は 96MHz でフラッシュから CoreMark を実行		6.2		mA
I_{core}	アクティブ	MCU は 96MHz、 $V_{\text{DD5}} = 3.3\text{V}$ でフラッシュから CoreMark を実行		5.8		mA
I_{core}	アイドル	電源システムおよび SRAM 電力供給、フラッシュ無効、DMA 無効、		1.5		mA
I_{core}	アイドル	電源システムおよび SRAM 電力供給、フラッシュ無効、DMA 無効、 $V_{\text{DD5}} = 3.3\text{V}$ 、		1.45		mA
I_{core}	アイドル	電源システムおよび SRAM 電力供給、フラッシュ無効、DMA 有効、		1.7		mA
I_{core}	アイドル	電源システムおよび SRAM 電力供給、フラッシュ無効、DMA 有効、 $V_{\text{DD5}} = 3.3\text{V}$ 、		1.6		mA
I_{core}	アイドル	電源システムおよび SRAM 電力供給、フラッシュ有効、DMA 無効、		1.9		mA
I_{core}	アイドル	電源システムおよび SRAM 電力供給、フラッシュ有効、DMA 無効、 $V_{\text{DD5}} = 3.3\text{V}$ 、		1.8		mA
I_{core}	アイドル	電源システムおよび SRAM 電力供給、フラッシュ有効、DMA 有効、		2.2		mA
I_{core}	アイドル	電源システムおよび SRAM 電力供給、フラッシュ有効、DMA 有効、 $V_{\text{DD5}} = 3.3\text{V}$ 、		2.1		mA
I_{core}	スタンバイ	RTC 動作、SRAM 全体の保持 LFOSC、DCDC 再充電電流設定 ($i_{\text{peak}}^{(1)} = 0$)		0.95		μA
I_{core}	スタンバイ	RTC 動作、SRAM 全体の保持 LFOSC、DCDC 再充電電流設定 ($i_{\text{peak}}^{(1)} = 0$)、 $V_{\text{DD5}} = 3.3\text{V}$		0.9		μA
I_{core}	スタンバイ	RTC 動作、SRAM 全体の保持 LFXT、DCDC 再充電電流設定 ($i_{\text{peak}}^{(1)} = 0$)		1.0		μA
I_{core}	スタンバイ	RTC 動作、SRAM 全体の保持 LFXT、DCDC 再充電電流設定 ($i_{\text{peak}}^{(1)} = 0$)、 $V_{\text{DD5}} = 3.3\text{V}$		0.9		μA
GLDO によるコア消費電流						
I_{core}	アクティブ	MCU は 96MHz でフラッシュから CoreMark を実行、DC/DC 無効		11.2		mA
I_{core}	アイドル	電源システムおよび RAM 電力供給、フラッシュ無効、DMA 無効、DC/DC 無効		2.45		mA
I_{core}	アイドル	電源システムおよび RAM 電力供給、フラッシュ無効、DMA 有効、DC/DC 無効		2.75		mA
I_{core}	アイドル	電源システムおよび RAM 電力供給、フラッシュ有効、DMA 無効、DC/DC 無効		2.8		mA
I_{core}	アイドル	電源システムおよび RAM 電力供給、フラッシュ有効、DMA 有効、DC/DC 無効		3.4		mA
I_{core}	スタンバイ	RTC 動作、SRAM 全体の保持、DC/DC 無効 LFOSC、デフォルト GLDO 再充電電流設定		1.5		μA
I_{core}	スタンバイ	RTC 動作、SRAM 全体の保持、DC/DC 無効 LFXT、デフォルト GLDO 再充電電流設定		1.6		μA
リセット、シャットダウン時の消費電流						
I_{core}	リセット	リセット: RSTN ピンをアサートするか、 V_{DD5} がパワーオン リセット スレッショルド未満にします		170		nA
I_{core}	シャットダウン	定常状態でシャットダウンを測定。クロック動作なし、保持なし、IO ウェークアップ有効時の		160		nA
ペリフェラルの消費電流						
I_{peri}	RF	デルタ電流クロックがイネーブルの場合、RF サブシステムはアイドル状態です		80		μA
I_{peri}	タイマ	デルタ電流クロックがイネーブルの場合、モジュールはアイドル状態です ⁽²⁾		6.5		μA
I_{peri}	$I^2\text{C}$	デルタ電流クロックがイネーブルの場合、モジュールはアイドル状態です		11		μA
I_{peri}	SPI	デルタ電流クロックがイネーブルの場合、モジュールはアイドル状態です ⁽³⁾		5		μA
I_{peri}	UART	デルタ電流クロックがイネーブルの場合、モジュールはアイドル状態です ⁽⁴⁾		43		μA
I_{peri}	$I^2\text{S}$	デルタ電流クロックがイネーブルの場合、モジュールはアイドル状態です		190		μA
I_{peri}	暗号化 (LAES)	デルタ電流クロックがイネーブルの場合、モジュールはアイドル状態です		10		μA
I_{peri}	APU	デルタ電流クロックがイネーブルの場合、モジュールはアイドル状態です		186		μA

(1) i_{peak} とは、プログラマブルな DCDC ピーク電流設定を表し、この設定を使用して最大 DCDC 負荷のサポート値を変更することです。

(2) LGPT タイマ インスタンスは 1 つのみ有効化

- (3) SPI ペリフェラル インスタンスは 1 つのみ有効
(4) UART ペリフェラル インスタンスは 1 つのみ有効

7.10 消費電力 — 無線モード (R バリエント)

LP-EM-CC2745R10-Q1 リファレンス デザインで測定した場合: $T_c = 25^\circ\text{C}$, $V_{DD5} = 3.0\text{V}$, DC/DC イネーブル (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
I_{RX}	無線受信電流	2440MHz, 1Mbps, システム バス: オフ ⁽¹⁾		6.7		mA
I_{RX}	無線受信電流	2440MHz, 1Mbps, $V_{DD5} = 3.3\text{V}$, システム バス: オフ ⁽¹⁾		6.1		mA
I_{RX}	無線受信電流	2440MHz, 1Mbps, DC/DC ディスエーブル, システム バス: オフ ⁽¹⁾		11.7		mA
I_{TX}	無線送信電流	-8dBm 出力電力設定 2440MHz, システム バス: オフ ⁽¹⁾		5.7		mA
I_{TX}	無線送信電流	-8dBm 出力電力設定 2440MHz, $V_{DD5} = 3.3\text{V}$, システム バス: オフ ⁽¹⁾		5.3		mA
I_{TX}	無線送信電流	0dBm 出力電力設定 2440MHz, システム バス: オフ ⁽¹⁾		8.4		mA
I_{TX}	無線送信電流	0dBm 出力電力設定 2440MHz, $V_{DD5} = 3.3\text{V}$, システム バス: オフ ⁽¹⁾		7.7		mA
I_{TX}	無線送信電流	0dBm の出力電力設定 2440MHz DC/DC イネーブル, システム バス: オフ ⁽¹⁾		14.7		mA
I_{TX}	無線送信電流	+4dBm 出力電力設定 2440MHz, システム バス: オフ ⁽¹⁾		10.6		mA
I_{TX}	無線送信電流	+4dBm 出力電力設定 2440MHz, $V_{DD5} = 3.3\text{V}$, システム バス: オフ ⁽¹⁾		9.7		mA
I_{TX}	無線送信電流	+6dBm 出力電力設定 2440MHz, システム バス: オフ ⁽¹⁾		19.4		mA
I_{TX}	無線送信電流	+6dBm 出力電力設定 2440MHz, $V_{DD5} = 3.3\text{V}$, システム バス: オフ ⁽¹⁾		17.7		mA
I_{TX}	無線送信電流	+8dBm 出力電力設定 2440MHz, システム バス: オフ ⁽¹⁾		22.3		mA
I_{TX}	無線送信電流	+8dBm 出力電力設定 2440MHz, $V_{DD5} = 3.3\text{V}$, システム バス: オフ ⁽¹⁾		20.3		mA
I_{TX}	無線送信電流	+8dBm 出力電力設定 2440MHz DC/DC ディスエーブル		38.6		mA
I_{TX}	無線送信電流	+10dBm 出力電力設定 2440MHz, システム バス: オフ ⁽¹⁾		27.1		mA
I_{TX}	無線送信電流	+10dBm 出力電力設定 2440MHz, $V_{DD5} = 3.3\text{V}$, システム バス: オフ ⁽¹⁾		24.5		mA
I_{TX}	無線送信電流	+10dBm 出力電力設定 2440MHz DC/DC ディスエーブル, システム バス: オフ ⁽¹⁾		46.5		mA

(1) システム バスがオフとは、デバイスのアイドル モード、DMA 無効、フラッシュ無効の状態を指しています。

7.11 不揮発性 (フラッシュ) メモリの特性

自由気流での動作温度範囲内、 $V_{DD5} = 3.0\text{V}$ (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位
フラッシュ セクタ サイズ			2		KB
故障前、バンク全体でフラッシュ消去サイクルをサポート ^{(1) (2)}		30			k サイクル
障害発生前のフラッシュ消去サイクルをサポート、単一セクタ ⁽³⁾		60			k サイクル
セクタ消去までの行あたりの書き込み動作の最大数 ⁽⁴⁾				83	書き込み動作
フラッシュ保持	105°C	11.4			年
フラッシュ保持	125°C	10			年
フラッシュ セクタの消去電流 ⁽⁵⁾			5.8		mA
フラッシュ セクタの消去時間 ⁽⁶⁾	0 消去サイクル		2.2		ms

7.11 不揮発性 (フラッシュ) メモリの特性 (続き)

自由気流での動作温度範囲内、 $V_{DD5} = 3.0V$ (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位
フラッシュ書き込み電流 ⁽⁵⁾	一度にフル セクタを処理できます		6.6		mA
フラッシュの書き込み時間 ⁽⁶⁾	一度にフル セクタ (2KB) を処理、0 消去サイクル		8		ms

- (1) バンクの完全消去は、各セクタで 1 つの消去サイクルとしてカウントされます。
- (2) 消去またはプログラム モード中にフラッシュを中止することは、安全な動作ではありません。
- (3) 最大 16 の顧客指定セクタを個別に消去でき、30K サイクルのベースライン バンク制限を超えてさらに 30K 回消去できます
- (4) 各ワードラインの幅は 2048 ビット (または 256 バイト) です。この制限は、ワードライン全体の 1 回の書き込みあたり最小 4 (3.1) バイトのシーケンシャル メモリ書き込みに対応します。同じワード線への追加書き込みが必要な場合、行あたりの書き込み動作の最大回数に達すると、セクタ消去が必要です。
- (5) デバイスがフラッシュ セクタに対して消去または書き込み操作を実行しているときの消費電流。DC/DC イネーブル ($i_{peak} = 0$)。すべてのペリフェラルはディセーブルです。
- (6) この値はフラッシュの経年劣化に依存し、時間の経過および消去サイクルの経過とともに増加します

7.12 熱抵抗特性

熱評価基準	熱評価基準	パッケージ		単位 ⁽¹⁾
		RHA (VQFN)	WCSP	
		40 ピン	62 ピン	
$R_{\theta JA}$	接合部から周囲への熱抵抗	26.4	51.5	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗	14.7	0.2	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	8.1	13.3	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ	0.2	0.1	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ	8.1	13.1	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗	1.6	サーマル パッドなし	°C/W

- (1) °C/W = 摂氏温度 / ワット

7.13 RF 周波数帯域

自由気流での動作温度範囲内 (特に記述のない限り)。

パラメータ	最小値	標準値	最大値	単位
周波数帯域	2360		2500	MHz

7.14 Bluetooth Low Energy — 受信 (RX)

LP-EM-CC2745R10-Q1 のリファレンス デザインで測定、 $T_c = 25^\circ\text{C}$ 、 $V_{DD5} = 3.0\text{V}$ 、 $f_{RF} = 2440\text{MHz}$ 、DC/DC 対応 (特に記述のない限り)。すべての測定は、RX パスと TX パスを組み合わせたアンテナ入力で行われます。すべての測定が行われます。

パラメータ	テスト条件	最小値	標準値	最大値	単位
125kbps (LE 符号化)					
レシーバ感度	BER = 10 ⁻³		-103.5		dBm
レシーバの飽和	BER = 10 ⁻³		10		dBm
周波数許容誤差	受信キャリア周波数と内部で生成されるキャリア周波数の差。	> (-250 / 250) ⁽¹⁾			kHz
データレート許容誤差	受信データレートと内部で生成されるデータレートの差 (37 バイトパケット)。	> (-90 / 90) ⁽¹⁾			ppm
データレート許容誤差	受信データレートと内部で生成されるデータレートの差 (255 バイトパケット)。	> (-90 / 90) ⁽¹⁾			ppm
同一チャネル除去 ⁽²⁾	必要な信号: -79dBm、チャネル内の変調干渉、BER = 10 ⁻³	-1.5			dB
選択性、±1MHz ⁽²⁾	必要な信号: -79dBm、±1MHz での変調干渉、BER = 10 ⁻³	8.5 / 4.5 ⁽³⁾			dB
選択性、±2MHz ⁽²⁾	必要な信号: -79dBm、±2MHz での変調干渉、BER = 10 ⁻³	42 / 31 ⁽³⁾			dB
選択性、±3MHz ⁽²⁾	必要な信号: -79dBm、±3MHz での変調干渉、BER = 10 ⁻³	42 / 40 ⁽³⁾			dB
選択性、±4MHz ⁽²⁾	必要な信号: -79dBm、±4MHz での変調干渉、BER = 10 ⁻³	44 / 42 ⁽³⁾			dB
選択性、±6MHz ⁽²⁾	必要な信号: -79dBm、≥ ±6MHz での変調干渉、BER = 10 ⁻³	49 / 43 ⁽³⁾			dB
選択性、±7MHz	必要な信号: -79dBm、≥ ±7MHz での変調干渉、BER = 10 ⁻³	51 / 45 ⁽³⁾			dB
選択性、イメージ周波数 ⁽²⁾	必要な信号: -79dBm、イメージ周波数での変調干渉、BER = 10 ⁻³	31			dB
選択性、イメージ周波数 ±1MHz ⁽²⁾	イメージ周波数 + 1MHz は同一チャネル -1MHz であることに注意してください。必要な信号 -79dBm、イメージ周波数から ±1MHz での変調干渉、BER = 10 ⁻³	4.5 / 40 ⁽³⁾			dB
500kbps (LE 符号化)					
レシーバ感度	BER = 10 ⁻³		-99		dBm
レシーバの飽和	BER = 10 ⁻³		10		dBm
周波数許容誤差	受信キャリア周波数と内部で生成されるキャリア周波数の差	> (-250 / 250) ⁽¹⁾			kHz
データレート許容誤差	受信データレートと内部で生成されるデータレートの差 (37 バイトパケット)。	> (-90 / 90) ⁽¹⁾			ppm
データレート許容誤差	受信データレートと内部で生成されるデータレートの差 (255 バイトパケット)	> (-90 / 90) ⁽¹⁾			ppm
同一チャネル除去 ⁽²⁾	必要な信号 -72dBm、チャネル内の変調干渉、BER = 10 ⁻³	-3.5			dB
選択性、±1MHz ⁽²⁾	必要な信号: -72dBm、±1MHz での変調干渉、BER = 10 ⁻³	8 / 4.5 ⁽³⁾			dB
選択性、±2MHz ⁽²⁾	必要な信号: -72dBm、±2MHz での変調干渉、BER = 10 ⁻³	40 / 28 ⁽³⁾			dB
選択性、±3MHz ⁽²⁾	必要な信号: -72dBm、±3MHz での変調干渉、BER = 10 ⁻³	40 / 38 ⁽³⁾			dB
選択性、±4MHz ⁽²⁾	必要な信号: -72dBm、±4MHz での変調干渉、BER = 10 ⁻³	42 / 40 ⁽³⁾			dB
選択性、±6MHz ⁽²⁾	必要な信号: -72dBm、≥ ±6MHz での変調干渉、BER = 10 ⁻³	46 / 41 ⁽³⁾			dB
選択性、±7MHz	必要な信号: -72dBm、≥ ±7MHz での変調干渉、BER = 10 ⁻³	48 / 42 ⁽³⁾			dB
選択性、イメージ周波数 ⁽²⁾	必要な信号: -72dBm、イメージ周波数での変調干渉、BER = 10 ⁻³	28			dB
選択性、イメージ周波数 ±1MHz ⁽²⁾	イメージ周波数 + 1MHz は同一チャネル -1MHz であることに注意してください。必要な信号 -72dBm、イメージ周波数から ±1MHz での変調干渉、BER = 10 ⁻³	4.5 / 38 ⁽³⁾			dB
1Mbps (LE 1M)					
レシーバ感度	BER = 10 ⁻³		-97		dBm
レシーバの飽和	BER = 10 ⁻³		10		dBm
周波数許容誤差	受信キャリア周波数と内部で生成されるキャリア周波数の差。	> (-250 / 250) ⁽¹⁾			kHz
データレート許容誤差	受信データレートと内部で生成されるデータレートの差。	> (-90 / 90) ⁽¹⁾			ppm
同一チャネル除去 ⁽²⁾	必要な信号: -67dBm、チャネル内の変調干渉、BER = 10 ⁻³	-5.5			dB
選択性、±1MHz ⁽²⁾	必要な信号 -67dBm、±1MHz での変調干渉、BER = -3	7.8 / 5.6 ⁽³⁾			dB

7.14 Bluetooth Low Energy — 受信 (RX) (続き)

LP-EM-CC2745R10-Q1 のリファレンス デザインで測定、 $T_c = 25^\circ\text{C}$ 、 $V_{DDS} = 3.0\text{V}$ 、 $f_{RF} = 2440\text{MHz}$ 、DC/DC 対応 (特に記述のない限り)。すべての測定は、RX パスと TX パスを組み合わせたアンテナ入力で行われます。すべての測定が行われます。

パラメータ	テスト条件	最小値	標準値	最大値	単位
選択性、 $\pm 2\text{MHz}$ ⁽²⁾	必要な信号 -67dBm 、 $\pm 2\text{MHz}$ での変調干渉、 $\text{BER} = 10^{-3}$		39 / 26 ⁽³⁾		dB
選択性、 $\pm 3\text{MHz}$ ⁽²⁾	必要な信号 -67dBm 、 $\pm 3\text{MHz}$ での変調干渉、 $\text{BER} = 10^{-3}$		36 / 36 ⁽³⁾		dB
選択性、 $\pm 4\text{MHz}$ ⁽²⁾	必要な信号 -67dBm 、 $\pm 4\text{MHz}$ での変調干渉、 $\text{BER} = 10^{-3}$		46 / 34 ⁽³⁾		dB
選択性、 $\pm 5\text{MHz}$ 以上 ⁽²⁾	必要な信号: -67dBm 、 $\geq \pm 5\text{MHz}$ の変調干渉、 $\text{BER} = 10^{-3}$		56		dB
選択性、イメージ周波数 ⁽²⁾	必要な信号: -67dBm 、イメージ周波数での変調干渉、 $\text{BER} = 10^{-3}$		26		dB
選択性、イメージ周波数 $\pm 1\text{MHz}$ ⁽²⁾	イメージ周波数 $+1\text{MHz}$ は同一チャネル -1MHz であることに注意してください。必要な信号: -67dBm 、イメージ周波数から $\pm 1\text{MHz}$ での変調干渉、 $\text{BER} = 10^{-3}$		5.6 / 36 ⁽³⁾		dB
帯域外ブロッキング ⁽⁴⁾	30MHz ~ 2000MHz		-10		dBm
帯域外ブロッキング	2003MHz ~ 2399MHz		-10		dBm
帯域外ブロッキング	2484MHz ~ 2997MHz		-10		dBm
帯域外ブロッキング	3000MHz ~ 12.75GHz (VCO 周波数を除く)		-2		dBm
相互変調	必要な信号 2402MHz、 -64dBm 、2405MHz および 2408MHz に 2 つの干渉源、所定の電力レベル		-38		dBm
スプリアス放射、30MHz ~ 1000MHz ⁽⁵⁾	50 Ω シングルエンド負荷で測定。		< -59		dBm
スプリアス放射、1GHz ~ 12.75GHz ⁽⁵⁾	50 Ω シングルエンド負荷で測定。		< -47		dBm
RSSI ダイナミックレンジ ⁽⁶⁾			67		dB
RSSI の精度			± 4		dB
RSSI の分解能			1		dB
2Mbps (LE 2M)					
レシーバ感度	SMA コネクタで測定、 $\text{BER} = 10^{-3}$		-93		dBm
レシーバの飽和	SMA コネクタで測定、 $\text{BER} = 10^{-3}$		10		dBm
周波数許容誤差	受信キャリア周波数と内部で生成されるキャリア周波数の差		> (-250 / 250) ⁽¹⁾		kHz
データレート許容誤差	受信データレートと内部で生成されるデータレートの差 (255 バイトパケット)		> (-90 / 90) ⁽¹⁾		ppm
同一チャネル除去 ⁽²⁾	必要な信号: -67dBm 、チャネル内の変調干渉、 $\text{BER} = 10^{-3}$		-7		dB
選択性、 $\pm 2\text{MHz}$ ⁽²⁾	必要な信号: -67dBm 、 $\pm 2\text{MHz}$ での変調干渉、イメージ周波数: -2MHz 、 $\text{BER} = 10^{-3}$		9.5 / 6 ⁽³⁾		dB
選択性、 $\pm 4\text{MHz}$ ⁽²⁾	必要な信号 -67dBm 、 $\pm 4\text{MHz}$ での変調干渉、 $\text{BER} = 10^{-3}$		37 / 29 ⁽³⁾		dB
選択性、 $\pm 6\text{MHz}$ ⁽²⁾	必要な信号 -67dBm 、 $\pm 6\text{MHz}$ での変調干渉、 $\text{BER} = 10^{-3}$		40 / 36 ⁽³⁾		dB
選択性、イメージ周波数 ⁽²⁾	必要な信号: -67dBm 、イメージ周波数での変調干渉、 $\text{BER} = 10^{-3}$		6		dB
選択性、イメージ周波数 $\pm 2\text{MHz}$ ⁽²⁾	イメージ周波数 2MHz は同一チャネルであることに注意してください。必要な信号 -67dBm 、イメージ周波数から $\pm 2\text{MHz}$ での変調干渉、 $\text{BER} = 10^{-3}$		-7 / 29 ⁽³⁾		dB
帯域外ブロッキング ⁽⁴⁾	30MHz ~ 2000MHz		-10		dBm
帯域外ブロッキング	2003MHz ~ 2399MHz		-10		dBm
帯域外ブロッキング	2484MHz ~ 2997MHz		-10		dBm
帯域外ブロッキング	3000MHz ~ 12.75GHz (VCO 周波数を除く)		-2		dBm
相互変調	必要な信号 2402MHz、 -64dBm 、2408 および 2414MHz に 2 つの干渉源、所定の電力レベル		-38		dBm

- (1) Bluetooth 仕様を超える実際の性能を記載
- (2) I/C dB として与えられる数値
- (3) X/Y。ここで、X は $+ \text{NMHz}$ 、Y は $- \text{NMHz}$ です。
- (4) Bluetooth 仕様に準拠した $F_{\text{wanted}} / 2$ での 1 つの例外を除外

- (5) 国際的な無線周波数規制 ETSI EN 300 328 および EN 300 440 Class 2 (欧州)、FCC CFR47 Part 15 (米国)、および ARIB STD-T66 (日本) への準拠を目標とするシステムに好適
- (6) デバイスは -30dBm で飽和。

7.15 Bluetooth Low Energy — 送信 (TX)

特に記述のない限り LP-EM-CC2745R10-Q1 (R バリエント) リファレンス デザイン上で、 $T_c = 25^\circ\text{C}$ 、 $V_{DD5} = 3.0\text{V}$ 、 $f_{RF} = 2440\text{MHz}$ の条件下で DC/DC イネーブルで測定されています。すべての測定は、RX パスと TX パスを組み合わせたアンテナ入力で行われます。すべての測定が行われます。

バリエント	パラメータ	テスト条件	最小値	標準値	最大値	単位
一般パラメータ						
R バリエント	最大出力電力	シングルエンドの 50Ω 負荷に内蔵バランを通じて供給		10		dBm
	出力電力プログラマブル範囲	シングルエンドの 50Ω 負荷に内蔵バランを通じて供給		30		dB
P バリエント	最大出力電力	シングルエンドの 50Ω 負荷に内蔵バランを通じて供給		20		dBm
	出力電力プログラマブル範囲	シングルエンドの 50Ω 負荷に内蔵バランを通じて供給		40		dB

7.16 Bluetooth チャネル サウンディング

LP-EM-CC2745R10-Q1 のリファレンス デザインで測定、 $T_c = 25^\circ\text{C}$ 、 $V_{DD5} = 3.3\text{V}$ 、 $f_{RF} = 2440\text{MHz}$ 、Tx 出力電力 = +10dBm、DC/DC 有効 (特記しない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位
一般パラメータ					
	対応 PHY データレート	1		2	Mbps
T_IP1	パケット間の時間間隔の範囲	40		145	μs
T_IP2	CS トーン間の時間間隔の範囲	40		145	μs
T_FCS	周波数変更間隔の時間範囲	100		150	μs
T_PM	位相測定時間範囲	10		40	μs
T_SW	アンテナ スイッチ時間の範囲	0		10	μs
T_GD	変調ビットと CS トーン間のガード タイム		10		μs
T_FM	周波数測定時間		80		μs
N_AP	アンテナ パスの数	1		4	

7.17 Zigbee と Thread – IEEE 802.15.4–2006 2.4GHz (OQPSK DSSS1:8, 250kbps) – RX

LP-EM-CC2745R10-Q1 のリファレンス デザインで測定、 $T_c = 25^\circ\text{C}$ 、 $V_{DD5} = 3.0\text{V}$ 、 $f_{RF} = 2440\text{MHz}$ 、DC/DC 有効、特記しない限り。すべての測定は、RX パスと TX パスを組み合わせたアンテナ入力で行われます。すべての測定が行われます。

パラメータ	テスト条件	最小値	標準値	最大値	単位
一般パラメータ					
レシーバ感度	PER = 1%		-103		dBm
レシーバの飽和	PER = 1%		> 5		dBm
隣接チャネルの除去	-82dBm 時に必要な信号、 $\pm 5\text{MHz}$ 、PER = 1% での変調干渉		40		dB
代替チャネル除去	-82dBm 時に必要な信号、 $\pm 10\text{MHz}$ 、PER = 1% での変調干渉		57		dB
チャネル除去、 $\pm 15\text{MHz}$ 以上	-82dBm で必要な信号、不要な信号は、IEEE 802.15.4 変調チャネルで、2405 ~ 2480MHz、PER = 1% のすべてのチャネルでステップします		63		dB
ブロッキングと感度低下、上側帯域端から 5MHz	-100dBm 時に必要な信号 (感度レベルより 3dB 上)、CW ジャマ、PER = 1%。		68		dB
ブロッキングと感度低下、上側帯域端から 10MHz	-100dBm 時に必要な信号 (感度レベルより 3dB 上)、CW ジャマ、PER = 1%。		69		dB
ブロッキングと感度低下、上側帯域端から 20MHz	-100dBm 時に必要な信号 (感度レベルより 3dB 上)、CW ジャマ、PER = 1%。		70		dB
ブロッキングと感度低下、上側帯域端から 50MHz	-100dBm 時に必要な信号 (感度レベルより 3dB 上)、CW ジャマ、PER = 1%。		71		dB
ブロッキングと感度低下、下側帯域端から -5MHz	-100dBm 時に必要な信号 (感度レベルより 3dB 上)、CW ジャマ、PER = 1%。		67		dB
ブロッキングと感度低下、下側帯域端から -10MHz	-100dBm 時に必要な信号 (感度レベルより 3dB 上)、CW ジャマ、PER = 1%。		68		dB
ブロッキングと感度低下、下側帯域端から -20MHz	-100dBm 時に必要な信号 (感度レベルより 3dB 上)、CW ジャマ、PER = 1%。		69		dB
ブロッキングと感度低下、下側帯域端から -50MHz	-100dBm 時に必要な信号 (感度レベルより 3dB 上)、CW ジャマ、PER = 1%。		70		dB
スプリアス発射、1GHz ~ 12.75GHz	50 Ω シングルエンド負荷での測定 ⁽¹⁾		-53		dBm
周波数許容誤差	受信キャリア周波数と内部で生成されるキャリア周波数の差		> (-100/100)		ppm
シンボル レート許容誤差	受信シンボル レートと内部で生成されるシンボル レートの差		> (-100/100)		ppm
RSSI ダイナミックレンジ			93		dB
RSSI の精度			± 4		dB

(1) EN 300 328, EN 300 440 クラス 2 (欧州)、FCC CFR47 Part 15 (米国)、および ARIB STD-T-66 (日本) への準拠を目標とするシステムに最適です。

7.18 Zigbee と Thread – IEEE 802.15.4–2006 2.4GHz (OQPSK DSSS1:8, 250kbps) – TX

LP-EM-CC2745R10-Q1 のリファレンス デザインで測定、 $T_c = 25^\circ\text{C}$ 、 $V_{DD5} = 3.0\text{V}$ 、 $f_{RF} = 2440\text{MHz}$ 、DC/DC 有効、特記しない限り。すべての測定は、RX パスと TX パスを組み合わせたアンテナ入力で行われます。すべての測定が行われます。

パラメータ	テスト条件	最小値	標準値	最大値	単位
一般パラメータ					
最大出力電力 (R バリエント)	シングルエンドの 50 Ω 負荷に内蔵バランを通じて供給		10		dBm
出力電力プログラマブル範囲 (R バリエント)	シングルエンドの 50 Ω 負荷に内蔵バランを通じて供給	シングルエンドの 50 Ω 負荷に内蔵バランを通じて供給	30		dB
PA ステップ増分	シングルエンドの 50 Ω 負荷に内蔵バランを通じて供給	差動モードにより、内蔵バラン経由でシングルエンドの 50 Ω 負荷に供給します	1		dB
IEEE 802.15.4-2006 2.4GHz (OQPSK DSSS1:8, 250kbps)					
誤差ベクトル振幅 (R バリエント)	+10dBm の設定	+10dBm の設定	2%		

7.19 2.4GHz RX/TX CW

LP-EM-CC2745R10-Q1 (R バリエント) のリファレンス デザインで測定、 $T_c = 25^\circ\text{C}$ 、 $V_{\text{DDS}} = 3.0\text{V}$ 、 $f_{\text{RF}} = 2440\text{MHz}$ 、DC/DC 有効、特記しない限り。すべての測定は、RX パスと TX パスを組み合わせたアンテナ入力で行われます。すべての測定が行われます。

バリエント	パラメータ	テスト条件	最小値	標準値	最大値	単位
スプリアス電磁波と高調波						
R バリエント、P バリエント	スプリアス放射 ^{(1) (2) (3)}	F < 1GHz、制限帯域外		< -36		dBm
		f < 1GHz、制限帯域 ETSI、MIIT		< -54		dBm
		F < 1GHz、制限帯域 FCC の場合、		< -55		dBm
		F > 1GHz、高調波 (ETSI)を含む場合、		< -30		dBm
		F > 1GHz (2300 ~ 2390MHz、2483.5 ~ 2500MHz) (MIIT)		< -40		dBm
		f > 1GHz (2390 ~ 2400MHz) (MIIT)		< -30		dBm
	高調波 ⁽¹⁾	2 次高調波		< -42		dBm
		3 次高調波		< -42		dBm
	P バリエント	F < 1GHz、制限帯域外		< -36		dBm
		f < 1GHz、制限帯域 ETSI、MIIT		< -54		dBm
		f < 1GHz、制限帯域 FCC		< -55		dBm
		F > 1GHz、高調波 (ETSI)を含む場合、		< -30		dBm
		F > 1GHz (2300 ~ 2390MHz、2483.5 ~ 2500MHz) (MIIT)		< -40		dBm
		f > 1GHz (2390 ~ 2400MHz) (MIIT)		< -30		dBm
		2 次高調波		< -42		dBm
		3 次高調波		< -42		dBm

- (1) 世界的な無線周波数規制 ETSI EN 300 328 および EN 300 440 クラス 2 (ヨーロッパ)、FCC CFR47 Part 15 (米国)、MIIT (中国) および ARIB STD-T66 (日本) への準拠をターゲットとするシステムに最適です。
- (2) 2483.5MHz で FCC バンド エッジ要件に合致するマージンを有効にするために、上側の 802.15.4 チャンネルでの動作で最大出力電力設定より低い、または 100% 未満のデューティ サイクルを使用できます。
- (3) 2400MHz および 2483.5MHz における MIIT のバンド エッジ要件をクリアするためのマージンを確保するために、Bluetooth® LE の下側および上側チャンネルで動作させる際は、最大出力電力よりも低い設定値を使用する場合があります
- (4) 2400MHz における ETSI バンド エッジ要件をクリアするためのマージンを確保するために、下側の Bluetooth® チャンネルでの動作させる際は、最大出力電力設定よりも低い設定値を使用する場合があります

7.20 タイミングおよびスイッチング特性

7.20.1 リセット タイミング

パラメータ	最小値	標準値	最大値	単位
RSTN Low 期間	1			μs

7.20.2 ウェークアップ タイミング

自由気流温度での動作温度範囲内、 $V_{DD5} = 3.0V$ (特に記述のない限り)ここに記載されている時間には、ソフトウェアのオーバーヘッドは含まれていません (特に記述のない限り)。

パラメータ	テスト条件	最小値	標準値	最大値	単位
マイコン、リセット/シャットダウンからアクティブへ ⁽¹⁾	GLDO のデフォルト充電電流設定、VDDR コンデンサはフル充電 ⁽²⁾	350 ~ 450			μs
マイコン、スタンバイからアクティブへ	MCU、スタンバイからアクティブ ⁽³⁾ (フラッシュからコードを実行する準備完了)、VGM ディスエーブルでスタンバイ モードから復帰	DC/DC イネーブル、デフォルトの再充電電流構成	43		μs
マイコン、スタンバイからアクティブへ	MCU、スタンバイからアクティブ ⁽³⁾ (フラッシュからコードを実行する準備完了)、VGM ディスエーブルでスタンバイ モードから復帰	GLDO イネーブル、デフォルトの再充電電流構成	43		μs
マイコン、スタンバイからアクティブへ	MCU、スタンバイからアクティブ (フラッシュからコードを実行する準備完了)、VGM イネーブルでスタンバイ モードから復帰	DC/DC イネーブル、デフォルトの再充電電流構成	80		μs
マイコン、スタンバイからアクティブへ	MCU、スタンバイからアクティブ (フラッシュからコードを実行する準備完了)、VGM イネーブルでスタンバイ モードから復帰	GLDO イネーブル、デフォルトの再充電電流構成	80		μs
マイコン、アイドルからアクティブへ	アイドル モードでフラッシュ イネーブル	3			μs
	アイドル モードでフラッシュ ディスエーブル	15			μs

- (1) ウェークアップ時間には、システム ROM のブートコード実行時間が含まれます (システム ROM のセキュア ブート動作を除く)。ウェークアップ時間は、デバイスを起動するときの VDDR コンデンサの残り電荷量、およびデバイスがリセットまたはシャットダウン状態になってから再度起動するまでの時間に依存します。
- (2) これは、VDDR コンデンサが完全に充電され、リセットおよびシャットダウン イベント中に放電されないことを考慮に入れて、指定された GLDO 充電電流設定でのシステム ROM ブートコード操作 (システム ROM セキュア ブート操作を除く) を含むリセット / シャットダウン モードからアクティブモードへの最良のケースの時間です。つまり、デバイスがリセット / シャットダウン モードになっている時間は非常に短い期間のみとなります。
- (3) VDDR コンデンサ電圧レベルに依存します

7.20.3 クロック仕様

7.20.3.1 48MHz の水晶発振器 (HFXT)

LP-EM-CC2745R10-Q1 のリファレンス デザインで測定、 $T_c = 25^\circ\text{C}$ 、 $V_{\text{DDS}} = 3.0\text{V}$ (特に記述のない限り)。

	パラメータ	最小値	標準値	最大値	単位
	水晶周波数		48		MHz
ESR	等価直列抵抗 $6\text{ pF} < C_L \leq 9\text{ pF}$		20	60	Ω
	等価直列抵抗 $5\text{ pF} \leq C_L \leq 6\text{ pF}$			80	Ω
C_L	水晶振動子の負荷容量 ⁽¹⁾	5	7 ⁽²⁾	9	pF
起動時間 ⁽³⁾	クロックが認証されるまで。		130		μs

- (1) このデバイスには、調整可能な負荷容量が内蔵されています。特定の規制に準拠する必要があるシステムには、外付け負荷コンデンサが必要です。
- (2) リファレンス デザインの寄生容量を含む、オンチップのデフォルト接続静電容量。接続された内部容量は、顧客構成セクション (CCFG) のソフトウェアにより変更されます。
- (3) TI から提供されるパワー ドライバを使用した起動時間。ドライバを使用しない場合、起動時間が長くなることがあります。

7.20.3.2 96MHz の RC 発振器 (HFOSC)

LP-EM-CC2745R10-Q1 のリファレンス デザインで測定、 $T_c = 25^\circ\text{C}$ 、 $V_{\text{DDS}} = 3.0\text{V}$ 、特記しない限り。

		最小値	標準値	最大値	単位
			96		MHz
キャリブレーションなしの周波数精度	HFXT トラッキング ループがイネーブルになるまでの周波数精度。		± 3		%

7.20.3.3 80/90/98MHz の RC 発振器 (AFOSC)

LP-EM-CC2745R10-Q1 のリファレンス デザインで測定、 $T_c = 25^\circ\text{C}$ 、 $V_{\text{DDS}} = 3.0\text{V}$ 、特記しない限り。

	最小値	標準値	最大値	単位
中心周波数		80 90.3168 98.304		MHz

7.20.3.4 32kHz の水晶発振器 (LFXT)

LP-EM-CC2745R10-Q1 のリファレンス デザインで測定、 $T_c = 25^\circ\text{C}$ 、 $V_{\text{DDS}} = 3.0\text{V}$ 、特記しない限り。

	最小値	標準値	最大値	単位
水晶周波数		32.768		kHz
水晶振動子の負荷容量をサポート	6		12	pF
ESR (等価直列抵抗)		30	100	k Ω

7.20.3.5 32kHz の RC 発振器 (LFOSC)

LP-EM-CC2745R10-Q1 のリファレンス デザインで測定、 $T_c = 25^\circ\text{C}$ 、 $V_{\text{DDS}} = 3.0\text{V}$ 、特記しない限り。

	最小値	標準値	最大値	単位
校正済みの周波数		32.768 ⁽¹⁾		kHz
クロック精度		± 500 ⁽³⁾		ppm

- (1) LFOSC を低周波数システム クロック (LFCLK) のソースとして使用する場合、HFXT に対する LFOSC を測定し、RTC ティック速度を補償することで、LFCLK から派生したリアル タイム クロック (RTC) の精度を改善できます。この機能は、TI が提供するパワー ドライバから利用できます。
- (2) TI の SysConfig ツールで設定されたデバイス HW と SW を使用した定期的な RTC キャリブレーションにより、Bluetooth LE ペリフェラルと主な役割の両方を水晶不使用で動作させるのに適しています。詳細なガイダンスが必要な場合、テキサス インストルメンツにお問い合わせください。
- (3) 実際の値は、Bluetooth LE スリープ クロック精度仕様で規定されている $\pm 500\text{ppm}$ を下回っています。

7.21 ペリフェラルのスイッチング特性

7.21.1 UART

7.21.1.1 UART の特性

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ	最小値	標準値	最大値	単位
UART レート			3	MBaud

7.21.2 SPI

7.21.2.1 SPI の特性

TI SPI ドライバを使用、自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位
f _{SCLK} 1/t _{sclk}	コントローラおよびペリフェラル モード ⁽¹⁾ 2.7V ≤ VDD _S < 3.8V ⁽²⁾			12	MHz
	コントローラおよびペリフェラル モード ⁽¹⁾ VDD _S < 2.7V ⁽²⁾			8	
DC _{SCLK}	SCLK のデューティ サイクル	45%	50%	55%	

(1) 理想的な SPI コントローラおよび SPI ペリフェラル デバイスとのインターフェイスを想定しています

(2) DIO が SPI 動作用に構成されている特定のピンに VDDIO 電源を供給するために VDDIO 電源が使用されている場合に、この表の電源範囲が VDDIO に適用されます。

7.21.2.2 SPI コントローラ モード

TI SPI ドライバを使用、自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位
t _{SCLK_H/L}	SCLK High または Low 時間	(t _{SPI} /2) - 1	t _{SPI} /2	(t _{SPI} /2) + 1	ns
t _{CS_LEAD}	CS 進み時間、CS アクティブからクロックまで	1/2			SCLK
t _{CS_LAG}	CS 遅れ時間、最後のクロックから CS 非アクティブまで	1/2			SCLK
t _{CS_ACC}	CS アクセス時間、CS アクティブから PICO データ出力まで			1	SCLK
t _{CS_DIS}	CS ディセーブル時間、CS 非アクティブから PICO 高インピーダンスまで			1	SCLK
t _{HD_CI}	POCI 入力データ ホールド時間	0			ns
t _{VALID_CO}	PICO 出力データの有効時間 ⁽¹⁾	SCLK エッジから PICO 有効まで、C _L = 20pF		13	ns
t _{HD_CO}	PICO 出力データのホールド時間 ⁽²⁾	C _L = 20pF	0		ns

(1) 出力が SCLK クロック エッジを変更した後、次の有効なデータを出力に駆動する時間を規定します。

(2) 出力が SCLK クロック エッジを変更した後、出力のデータが有効である間の時間を規定します。

7.21.2.3 SPI のタイミング図 – コントローラ モード




図 7-1. SPI のタイミング図 – コントローラ モード、SPH = 0




図 7-2. SPI のタイミング図 – コントローラ モード、SPH = 1

7.21.2.4 SPI ペリフェラル モード

TI SPI ドライバを使用、自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位
$t_{CS,LEAD}$	CS 進み時間、CS アクティブからクロックまで	1/2			SCLK
$t_{CS,LAG}$	CS 遅れ時間、最後のクロックから CS 非アクティブまで	1/2			SCLK
$t_{CS,ACC}$	CS アクセス時間、CS アクティブから POCI データ出力まで			35	ns
$t_{CS,ACC}$	CS アクセス時間、CS アクティブから POCI データ出力まで			50	ns
$t_{CS,DIS}$	CS ディセーブル時間、CS 非アクティブから POCI 高インピーダンスまで			35	ns
$t_{CS,DIS}$	CS ディセーブル時間、CS 非アクティブから POCI 高インピーダンスまで			50	ns
$t_{SU,PI}$	PICO 入力データ セットアップ時間	13			ns
$t_{HD,PI}$	PICO 入力データ ホールド時間	0			ns
$t_{VALID,PO}$	POCI 出力データの有効時間 (1)			35	ns
$t_{VALID,PO}$	POCI 出力データの有効時間 (1)			50	ns
$t_{HD,PO}$	POCI 出力データのホールド時間 (2)			0	ns

(1) 出力が SCLK クロック エッジを変更した後、次の有効なデータを出力に駆動する時間を規定します。

(2) 出力が SCLK クロック エッジを変更した後、出力のデータが有効である間の時間を規定します。

7.21.2.5 SPI のタイミング図 — ペリフェラル モード




図 7-3. SPI のタイミング図 — ペリフェラル モード、SPH = 0




図 7-4. SPI のタイミング図 — ペリフェラル モード、SPH = 1

7.21.3 I²C

7.21.3.1 I²C 特性

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
f _{SCL}	SCL クロック周波数		0		400	kHz
t _{HD,STA}	(リピート) スタート ホールド時間	f _{SCL} = 100kHz	4.0			μs
t _{HD,STA}	(リピート) スタート ホールド時間	f _{SCL} > 100kHz	0.6			μs
t _{SU,STA}	反復 START のセットアップ時間	f _{SCL} = 100kHz	4.7			μs
t _{SU,STA}	反復 START のセットアップ時間	f _{SCL} > 100kHz	0.6			μs
t _{HD,DAT}	データ ホールド時間		0			μs
t _{SU,DAT}	データ セットアップ時間	f _{SCL} = 100kHz	250			ns
t _{SU,DAT}	データ セットアップ時間	f _{SCL} > 100kHz	100			ns
t _{SU,STO}	ストップ セットアップ時間	f _{SCL} = 100kHz	4.0			μs
t _{SU,STO}	ストップ セットアップ時間	f _{SCL} > 100kHz	0.6			μs
t _{BUF}	STOP 条件と START 条件間のバス 開放時間	f _{SCL} = 100kHz	4.7			μs
t _{BUF}	STOP 条件と START 条件間のバス 開放時間	f _{SCL} > 100kHz	1.3			μs
t _{SP}	入力グリッチ除去フィルタにより抑制されるスパイクのパルス持続時間		50			ns

7.21.3.2 I²C のタイミング図




図 7-5. I²C のタイミング図

7.21.4 I²S

7.21.4.1 I²S コントローラ モード

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
f_{EXTCl}	外部クロック入力周波数				24	MHz
$EXTCl_{DC}$	外部クロック入力デューティ サイクル		40		60	%
f_{MCLK}	MCLK クロック出力周波数				24	MHz
$MCLK_{DC}$	MCLK クロック デューティ サイクル		46		52	%
f_{SCLK}	SCLK クロック出力周波数	VDD _S = 1.71V			3.27	MHz
f_{SCLK}	SCLK クロック出力周波数	VDD _S = 3.8V			6.145	MHz
$SCLK_{DC}$	SCLK クロック デューティ サイクル		46		54	%
$t_{WS,valid}$	WS データ出力の有効時間 (SCLK の立ち下がりエッジから WS データ有効まで)		42		49	ns
$t_{SDOUT,valid}$	SD データ出力の有効時間 (SCLK の立ち下がりエッジから SD データ有効まで)		37		62	ns
$t_{SDIN,setup}$	SD データ入力セットアップ時間 (SCLK の立ち上がりエッジ前)		9			ns
$t_{SDIN,hold}$	SD データ入力ホールド時間 (SCLK の立ち上がりエッジ後)		5			ns

7.21.4.2 I²S ペリフェラル モード

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
f_{SCLK}	SCLK クロック入力周波数	VDD _S = 1.71V			3.1	MHz
f_{SCLK}	SCLK クロック入力周波数	VDD _S = 3.8V			6.145	MHz
$SCLK_{DC}$	SCLK クロック デューティ サイクル	VDD _S = 1.71V	35		65	%
$SCLK_{DC}$	SCLK クロック デューティ サイクル	VDD _S = 3.8V	40		60	%
$t_{SDOUT,valid}$	SD データ出力の有効時間 (SCLK の立ち下がりエッジから SD データ有効まで)		26		47	ns
$t_{WS,setup}$	WS データ入力セットアップ時間 (SCLK の立ち上がりエッジ前)		15			ns
$t_{WS,hold}$	WS データ入力ホールド時間 (SCLK の立ち上がりエッジ後)		0			ns

7.21.4.2 I²S ペリフェラル モード (続き)

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
t _{SDIN,setup}	SD データ入力セットアップ時間 (SCLK の立ち上がりエッジ前)		9			ns
t _{SDIN,hold}	SD データ入力ホールド時間 (SCLK の立ち上がりエッジ後)		5			ns

7.21.5 GPIO

7.21.5.1 GPIO の DC 特性

パラメータ	テスト条件	最小値	標準値	最大値	単位
T_A = 25°C, V_{DDs} = 1.8 V					
GPIO ブルアップ電流	入力モード、ブルアップ イネーブル、VPAD = 0V	39	66	109	μA
GPIO ブルダウン電流	入力モード、ブルダウン イネーブル、VPAD = VDDs	10	21	40	μA
GPIO の Low から High への入力遷移、ヒステリシス付き	IH = 1、入力読み出しで 0→1 としての遷移電圧	0.91	1.11	1.27	V
GPIO の High から Low への入力遷移、ヒステリシス付き	IH = 1、入力読み出しで 1→0 としての遷移電圧	0.59	0.75	0.91	V
GPIO 入力ヒステリシス	IH = 1, 0→1 と 1→0 点の差	0.26	0.35	0.44	V
T_A = 25°C, V_{DDs} = 3.0 V					
10mA 負荷時の GPIO VOH	高駆動 GPIO のみ、最大駆動設定 (MMR ビットを追加)	2.47			V
10mA 負荷時の GPIO VOL	高駆動 GPIO のみ、最大駆動設定 (MMR ビットを追加)			0.25	V
2mA 負荷時の GPIO VOH	標準駆動 GPIO	2.52			V
2mA 負荷時の GPIO VOL	標準駆動 GPIO			0.20	V
T_A = 25°C, V_{DDs} = 3.8 V					
GPIO ブルアップ電流	入力モード、ブルアップ イネーブル、VPAD = 0V	170	262	393	μA
GPIO ブルダウン電流	入力モード、ブルダウン イネーブル、VPAD = VDDs	60	110	172	μA
GPIO の Low から High への入力遷移、ヒステリシス付き	IH = 1、入力読み出しで 0→1 としての遷移電圧	1.76	1.98	2.27	V
GPIO の High から Low への入力遷移、ヒステリシス付き	IH = 1、入力読み出しで 1→0 としての遷移電圧	1.26	1.52	1.79	V
GPIO 入力ヒステリシス	IH = 1, 0→1 と 1→0 点の差	0.40	0.47	0.54	V
T_A = 25°C					
VIH	最小 GPIO 入力電圧が、 High と確実に解釈可能	0.8×V _{DDs}			V
VIL	最高の GPIO 入力電圧が、 Low と確実に解釈可能			0.2×V _{DDs}	V

7.21.6 ADC

7.21.6.1 A/D コンバータ (ADC) の特性

特に明記しない限り、T_c = 25 °C、V_{DDs} = 3.0 V です。(1)

性能値を求めるには、テキサス インストルメンツの ADC ドライバがソフトウェアで調整するオフセットとゲインを使用する必要があります。

パラメータ	テスト条件	最小値	標準値	最大値	単位
ADC の電源および入力範囲の条件					
V _(Ax)	アナログ入力電圧範囲	すべての ADC アナログ入力ピン Ax	0	VDDs	V
I _(ADC) シングルエンド モード	VDDs 端子に流れ込む動作電源電流	RES = 0x0 (12 ビットモード)、Fs = 1.2MSPS、内部リファレンスは OFF (ADC.REFCFG_REFEN = 0)、VeREF+ = VDDs	480		μA
		RES = 0x0 (12 ビットモード)、Fs = 266ksps、内部リファレンスは ON (ADC.REFCFG_REFEN = 1)、REFVSEL = 2.5V	365		
C _{I GPIO}	シングル端子の入力容量		5	7	pF

7.21.6.1 A/D コンバータ (ADC) の特性 (続き)

特に明記しない限り、 $T_c = 25^\circ\text{C}$ 、 $V_{DD5} = 3.0\text{V}$ です。(1)

性能値を求めるには、テキサス インスツルメンツの ADC ドライバがソフトウェアで調整するオフセットとゲインを使用する必要があります。

パラメータ		テスト条件	最小値	標準値	最大値	単位
R_{I_GPIO}	入力マルチプレクサのオン抵抗			0.5	1	k Ω
ADC スイッチング特性						
F_S ADCREF	内部 ADC リファレンス電圧を使用する場合の ADC サンプルング周波数	ADC.REFCFG_REFEN = 1, RES = 0x0 (12 ビット), $V_{DD5} = 1.71\text{V} \sim V_{DD5}$ 最大			267 ⁽²⁾	ksps
F_S ADCREF	内部 ADC リファレンス電圧を使用する場合の ADC サンプルング周波数	ADC.REFCFG_REFEN = 1, RES = 0x1 (10 ビット), $V_{DD5} = 1.71\text{V} \sim V_{DD5}$ 最大			308 ⁽²⁾	ksps
F_S ADCREF	内部 ADC リファレンス電圧を使用する場合の ADC サンプルング周波数	ADC.REFCFG_REFEN = 1, RES = 0x2 (8 ビット), $V_{DD5} = 1.71\text{V} \sim V_{DD5}$ 最大			400 ⁽²⁾	ksps
F_S EXTREF	外部 ADC リファレンス電圧を使用する場合の ADC サンプルング周波数	ADC.REFCFG_REFEN = 0, $V_{REF+} = V_{DD5}$, RES = 0x0 (12 ビット), $V_{DD5} = 1.71\text{V} \sim V_{DD5}$ 最大			1.2 ⁽²⁾	MspS
F_S EXTREF	外部 ADC リファレンス電圧を使用する場合の ADC サンプルング周波数	ADC.REFCFG_REFEN = 0, $V_{REF+} = V_{DD5}$, RES = 0x1 (10 ビット), $V_{DD5} = 1.71\text{V} \sim V_{DD5}$ 最大			1.33 ⁽²⁾	MspS
F_S EXTREF	外部 ADC リファレンス電圧を使用する場合の ADC サンプルング周波数	ADC.REFCFG_REFEN = 0, $V_{REF+} = V_{DD5}$, RES = 0x2 (8 ビット), $V_{DD5} = 1.71\text{V} \sim V_{DD5}$ 最大			1.6 ⁽²⁾	MspS
$N_{CONVERT}$	変換に使用するクロック サイクル	RES = 0x0 (12 ビット)			14	サイクル
$N_{CONVERT}$	変換に使用するクロック サイクル	RES = 0x1 (10 ビット)			12	サイクル
$N_{CONVERT}$	変換に使用するクロック サイクル	RES = 0x2 (8 ビット)			9	サイクル
t_{Sample}	サンプルング時間	RES = 0x0 (12 ビット), $R_S = 25\Omega$, $C_{pext} = 10\text{pF}$, ± 0.5 LSB のセトリング	166.6			ns
$t_{VSUPPLY/3(sample)}$	$V_{supply/3}$ チャネルを選択した場合に必要なサンプルング時間		20			μs
ADC の直線性パラメータ						
E_I	シングルエンド入力の積分直線性誤差 (INL)	12 ビット モード, $V_{R+} = V_{REF+} = V_{DD5}$, $V_{DD5} = 1.71 \rightarrow 3.8$		± 2		LSB
E_D	微分直線性誤差 (DNL)	12 ビット モード, $V_{R+} = V_{REF+} = V_{DD5}$, $V_{DD5} = 1.71 \rightarrow 3.8$		± 1		LSB
E_O	オフセット エラー	外部リファレンス電圧, $V_{R+} = V_{REF+} = V_{DD5}$, $V_{DD5} = 1.71 \rightarrow 3.8$	-3		3	mV
E_O	オフセット エラー	内部リファレンス電圧, $V_{R+} = V_{REF+} = 2.5\text{V}$	-3		3	mV
E_G	ゲイン誤差	外部リファレンス電圧, $V_{R+} = V_{REF+} = V_{DD5}$, $V_{DD} = 1.71 \rightarrow 3.8$		± 2		LSB
E_G	ゲイン誤差	内部リファレンス電圧, $V_{R+} = V_{REF+} = 2.5\text{V}$		± 40		LSB
ADC の動的パラメータ						
ENOB	有効ビット数	ADC.REFCFG_REFEN = 0, $V_{REF+} = V_{DD5} = 3.3\text{V}$, $V_{REF-} = 0\text{V}$, RES = 0x2 (8 ビット)			8	ビット
ENOB	有効ビット数	ADC.REFCFG_REFEN = 0, $V_{REF+} = V_{DD5} = 3.3\text{V}$, $V_{REF-} = 0\text{V}$, RES = 0x1 (10 ビット)			9.9	ビット
ENOB	有効ビット数	ADC.REFCFG_REFEN = 0, $V_{REF+} = V_{DD5} = 3.3\text{V}$, $V_{REF-} = 0\text{V}$, RES = 0x0 (12 ビット)			11.2	ビット
ENOB	有効ビット数	ADC.REFCFG_REFEN = 1, $V_{REF+} = \{2.5\text{V}, 1.4\text{V}\}$, RES = 0x2 (8 ビット)			8	ビット
ENOB	有効ビット数	ADC.REFCFG_REFEN = 1, $V_{REF+} = \{2.5\text{V}, 1.4\text{V}\}$, RES = 0x1 (10 ビット)			9.6	ビット
ENOB	有効ビット数	ADC.REFCFG_REFEN = 1, $V_{REF+} = \{2.5\text{V}, 1.4\text{V}\}$, RES = 0x0 (12 ビット)			10.4	ビット
ENOB	有効ビット数	V_{DD5} リファレンス, RES = 0x0 (12 ビット)			11.2	ビット
SINAD	信号対雑音と歪み比	ADC.REFCFG_REFEN = 0, $V_{REF+} = V_{DD5} = 3.3\text{V}$, $V_{REF-} = 0\text{V}$, RES = 0x0 (12 ビット)			69.18	dB
SINAD	信号対雑音と歪み比	ADC.REFCFG_REFEN = 1, $V_{REF+} = \{2.5\text{V}, 1.4\text{V}\}$, RES = 0x0 (12 ビット)			64.37	dB
SINAD	信号対雑音と歪み比	V_{DD5} リファレンス, RES = 0x0 (12 ビット)			69.18	dB

7.21.6.1 A/D コンバータ (ADC) の特性 (続き)

特に明記しない限り、 $T_c = 25^\circ\text{C}$ 、 $V_{\text{DDS}} = 3.0\text{ V}$ です。(1)

性能値を求めるには、テキサス インストルメンツの ADC ドライバがソフトウェアで調整するオフセットとゲインを使用する必要があります。

パラメータ		テスト条件	最小値	標準値	最大値	単位
ADC 外部リファレンス電圧						
EXTREF	正の外部リファレンス電圧入力	ADC.REFCFG_REFEN = 0、外部リファレンス ピン (VeREF+) から供給される ADC リファレンス	1.4	VDDS		V
EXTREF	負の外部リファレンス電圧入力	ADC.REFCFG_REFEN = 0、外部リファレンス ピン (VeREF-) から供給される ADC リファレンス			0	V
ADC 電源モニタ						
ADC 内部入力: $V_{\text{SUPPLY}} / 3$ の精度	電源監視用の V_{supply} 分圧器の精度	ADC の入力チャネル: V_{supply} モニタ	-1.5		1.5	%
ADC 内部入力: $I_{\text{Vsupply}} / 3$	V_{supply} 分圧器の消費電流	ADC 入力チャネル V_{supply} モニタ。 $V_{\text{supply}} = V_{\text{DDS}} = 3.3\text{V}$		10		μA
ADC 内部および VDDS リファレンス						
VDDREF	正の ADC リファレンス電圧	VDDS から供給される ADC リファレンス電圧		VDDS		V
ADCREF	内部 ADC リファレンス電圧	ADC.REFCFG_REFEN = 1、REFVSEL = 0、 $V_{\text{DDS}} = 1.71\text{V} - V_{\text{DDSmx}}$		1.4		V
		ADCREF_EN = 1、REFVSEL = 1、 $V_{\text{DDS}} = 2.7\text{V} - V_{\text{DDSmx}}$		2.5		V
I_{ADCREF}	内部リファレンスがオンのときの VDDA 端子に流れ込む動作電源電流	ADC.REFCFG_REFEN = 1、 $V_{\text{DDA}} = 1.7\text{V} \sim V_{\text{DDAmax}}$ 、REFVSEL = {0,1}		80		μA
t_{ON}	内部 ADC リファレンス電圧のパワーオン時間	ADC.REFCFG_REFEN = 1		2		μs

(1) 用語とテスト方法に IEEE Std 1241-2010 を使用

(2) 48MHz HFXT で測定

7.21.7 コンパレータ

7.21.7.1 低消費電力コンパレータ

$T_c = 25^\circ\text{C}$ 、 $V_{\text{DDS}} = 3.0\text{V}$ (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位
入力電圧範囲		0		V_{DDS}	V
クロック周波数			32		KHz
分圧器の精度	入力電圧範囲は $V_{\text{DDS}}/4 \sim V_{\text{DDS}} \times 3/4$ です。		97%		
オフセット	$V_{\text{DDS}} / 2$ で測定 (2 つの外部入力を使用したときの誤差)		± 15		mV
決定時間	$-50\text{ mV} \sim 50\text{ mV}$ のステップ		1	3	クロック サイクル
コンパレータ イネーブル時間	COMP_LP ディスエーブル → イネーブル、ピンからの VIN+、VIN-、オーバードライブ $\geq 20\text{mV}$		80		μs
消費電流	VIN コンパレータ端子で内部基準電圧として $V_{\text{DDS}}/2$ を使用する場合を含む		370		nA

7.21.8 電圧グリッチ モニタ

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位
VGM					
V_{DDS} 電源からの消費電流	VGM はイネーブル		60		μA
ターンオン時間	VGM イネーブルから VGM 準備完了まで		50		μs

7.22 代表的特性

特に記述のない限り、このセクションの測定はすべて、[LP-EM-CC2745R10-Q1](#) で、 $T_c = 25^\circ\text{C}$ および $V_{DD5} = 3.0\text{V}$ で行われます。デバイスの限界値については、『[推奨動作条件](#)』を参照してください。これらの限界値を超える値は参考値です。

7.22.1 MCU 電流




図 7-6. アクティブモード (マイコン) 電流と電源電圧 (V_{DD5}) との関係 (Core Mark 実行)




図 7-7. スタンバイモード (マイコン) の電流と温度との関係 (SRAM および部分的レジスタ保持、RTC イネーブル)、 $V_{DD5} = 3.3\text{V}$

7.22.2 RX 電流




図 7-8. RX 電流と温度との関係 (BLE 1Mbps、2.44GHz、 $V_{DD5} = 3.3\text{V}$)




図 7-9. RX 電流と電源電圧との関係 (V_{DD5}) (BLE 1Mbps、2.44GHz)

7.22.3 TX 電流




図 7-10. TX 電流と温度との関係 (BLE 1Mbps、2.44GHz、0dBm)、VDD5 = 3.3V




図 7-11. TX 電流と温度との関係 (BLE 1Mbps、2.44GHz、+10dBm)、VDD5 = 3.3V




図 7-12. TX 電流と電源電圧 (VDD5) との関係 (BLE 1Mbps、2.44GHz、0dBm)




図 7-13. TX 電流と電源電圧 (VDD5) との関係 (BLE 1Mbps、2.44GHz、+10dBm)

注

DC/DC 負荷サポートは、VDD5 電源電圧に応じて特定の電源スレッショルドまで増加します。このスレッショルドを超えると、負荷サポートは通常、次のスレッショルドまで再度増加する前に低下します。TX 出力電力が大きい設定の場合、VDDR の負荷は DC/DC 負荷サポートを上回ることができ、追加の負荷は内部 GLDO から供給されます。これは、TX 電流曲線上に、VDD5 電源電圧を上昇させる関数として複数の微かなピークとして現れます。

表 7-1 に、さまざまな出力電力設定に対する標準的な TX 電流と出力電力を示しています。

表 7-1. 標準的な TX 電流と出力電力 (R バリエント)

2.4GHz、VDDS= 3.3V、DC/DC イネーブル、温度= 25°C (LP-EM-CC2745R10-Q1 で測定)			
txPowerTable インデックス	TX 電力設定 [dBm] (SmartRF Studio)	標準的な出力電力 [dBm]	標準消費電流 [mA]
1	10	10	24.5
2	9	9	22.3
3	8	7.9	20.3
4	7.5	7.3	19.5
5	7	6.8	18.8
6	6.5	6.25	18
7	6	5.9	17.7
8	5.5	5.4	17.2
9	5	4.9	10.8
10	4.5	4.6	10
11	4	4.1	9.7
12	3.5	3.6	9.3
13	3	3.2	9.0
14	2.5	2.6	8.7
15	2	2.1	8.7
16	1.5	1.7	8.5
17	1	1.1	8.2
18	0.5	0.65	8.0
19	0	0.1	7.7
20	-4	-3.9	5.8
21	-8	-7.9	5.3
22	-12	-11.8	5.0
23	-16	-15.9	4.8
24	-20	-20	4.7

表 7-2. 標準的な TX 電流と出力電力 (P バリエーション)

2.4GHz、VDDS = 3.3V、DC/DC イネーブル、温度 = 25°C (LP-EM-CC2755P10 で測定)			
txPowerTable インデックス	TX 電力設定 [dBm] (SmartRF Studio)	標準的な出力電力 [dBm]	標準消費電流 [mA]
1	20	19.8	132
2	19	18.8	110
3	18	18.2	101
4	17	17.2	89
5	16	16	75
6	15	15.2	71
7	14	14.1	62
8	13	13	56
9	12	12.4	52
10	11	10.9	34
11	10	9.9	28.2
12	9	8.9	25.3
13	8	8	23.5
14	7	6.9	21.6
15	6	5.9	20
16	5	4.9	18.6
17	4	4.2	10
18	3	3.4	9.7
19	2	2.4	9.1
20	2	1.4	9.0
21	0	0.5	8.6
22	-4	-3.6	6.4
23	-8	-7.3	6.2
24	-12	-11.5	5.6
25	-16	-15.2	5.5
26	-20	-19.3	5.2

7.22.4 RX 性能




図 7-14. 感度と周波数との関係 (BLE 1Mbps)




図 7-15. 感度と周波数との関係 (IEEE 802.15.4 PHY)




図 7-16. 感度と温度との関係 (BLE 1Mbps, 2.44GHz)




図 7-17. 感度と温度との関係 (IEEE 802.15.4 PHY)




図 7-18. 感度と電源電圧との関係 (VDDDS) (BLE 1Mbps, 2.44GHz)




図 7-19. 感度と VDDDS との関係 (IEEE 802.15.4 PHY)




図 7-20. 感度と電源電圧との関係 (VDDS) (BLE 1Mbps、2.44GHz、DC/DC 無効)




図 7-21. RSSI エラーと入力レベルとの関係 (dBm)

7.22.5 TX 性能




図 7-22. 出力電力と温度との関係 (BLE 1Mbps、2.44GHz、0dBm)




図 7-23. 出力電力と温度との関係 (BLE 1Mbps、2.44GHz、+10dBm)




図 7-24. 出力電力と電源電圧 (VDDS) との関係 (BLE 1Mbps、2.44GHz、0dBm)




図 7-25. 出力電力と電源電圧 (VDDS) との関係 (BLE 1Mbps、2.44GHz、+10dBm)




図 7-26. 出力電力と周波数との関係 (BLE 1Mbps、0dBm)




図 7-27. 出力電力と周波数との関係 (BLE 1Mbps、+10dBm)

7.22.6 ADC 性能




図 7-28. ENOB と入力周波数との関係 (内部リファレンス)




図 7-29. ENOB とサンプリング周波数との関係 (V_{in} = 3V ランプ波、内部リファレンス、 $F_{in} = F_s/10$)




図 7-30. ENOB と入力周波数との関係 (外部リファレンス = 3.0V)




図 7-31. ENOB とサンプリング周波数との関係 (V_{in} = 3V ランプ波、内部リファレンス、200ksps)




図 7-32. INL と ADC コードとの関係 ($V_{in} = 3V$ ランプ波、内部リファレンス、200ksps)




図 7-33. DNL と ADC コードとの関係 ($V_{in} = 3V$ 正弦波、内部リファレンス、200ksps)




図 7-34. ADC の精度と温度との関係 ($V_{in} = 1V$ 、内部リファレンス、200ksps)




図 7-35. ADC 精度と電源電圧との関係 ($V_{in} = 1V$ 、内部リファレンス、200ksps)

8 詳細説明

8.1 概要

セクション 4 は、CC2755 デバイスのコア モジュールを示しています。

8.2 システム CPU

CC27xx SimpleLink™ ワイヤレス マイコンには Arm® Cortex-M33 システム CPU が搭載されており、アプリケーション、プロトコル スタック、無線を実行します。Cortex-M33 プロセッサは、リアルタイムの決定性、エネルギー効率、ソフトウェア生産性、およびシステム セキュリティの最適な組み合わせを実現します。32 ビット プロセッサ コアは、低レイテンシの処理を目的として設計されたメインライン拡張 Armv8-M アーキテクチャで構築されています。Cortex-M33 プロセッサにより、開発者は以下のような複数の利点が得られます。

- 32 ビット性能を持つ確定的なリアルタイム高性能割り込み処理
- TrustZone-M 技術の追加によるセキュリティ基盤
- ソフトウェア開発のしやすさにつながる低消費電力処理

Cortex-M33 プロセッサにより、開発者は複数の利点が得られます。これは、効率的なセキュリティやデジタル シグナル制御を必要とする車載、IoT、組み込みアプリケーションに最適です。以下は機能の一部です。

- メインライン拡張機能を備えた ARMv8-M アーキテクチャ
- Thumb/Thumb-2 サブセット命令のサポート
- 3 段パイプライン
- ソフトウェア セキュリティ:
 - 最大 8 つの領域のセキュリティ属性ユニット (SAU) を備えた Armv8-M 向け TrustZone-M
 - スタックの境界とチェック
- DSP 拡張機能: すべての V8.1-M DSP/SIMD 命令を含む
- 浮動小数点演算ユニット (FPU) : 単精度浮動小数点ユニット、IEEE 754 準拠
- メモリ保護ユニット (MPU)、セキュア ステート用 8 領域 (MPU_S)、非セキュア ステート用 8 領域 (MPU_NS)
- 各セキュリティドメインに 24 ビットの SysTick タイマ
- ノンマスカブル割り込み (NMI) をサポートするネスト型ベクタ割り込みコントローラ (NVIC) を内蔵
- ローパワー スリープ モード
 - ARM® スリープは、デバイスのアイドル電力モードにマッピングされる
 - ARM® ディープ スリープは、デバイスのスタンバイ電力モードにマッピングされる
- 最大 8 つのブレイクポイントと 4 つのウォッチポイントを持つシリアル ワイヤ デバッグ ポート
- データ ウォッチポイントおよびトレース (DWT)、ITM (計装トレース マクロセル)
- CC27xx での 96MHz 動作 (1.41DMIPS/MHz、3.85 CoreMark®) /MHz (CoreMark®実行) のフラッシュ性能
- 機械学習アクセラレーション用の Arm® CDE (Custom Data Extension) 命令のサポート

さらに、CC27xx デバイスは、すべての Arm® ツールとソフトウェアと互換性があります。

8.3 無線 (RF コア)

ローパワー RF コア (LRF) は、ソフトウェア定義のデジタル無線 (LRFD) に加えて、RF 回路とベースバンド回路を含む、高性能で柔軟性の高い RF サブシステムを実装します。LRFD はハイレベルのコマンド ベース API をメイン CPU に提供し、さまざまな無線 PHY のタイミング重視とローレベルの詳細をすべて処理します。RF スイッチやレンジ エクステンダなどの外部回路を制御するため、複数の信号が利用可能です。

モデムは高度な構成が可能で、将来の規格に対応できる柔軟性を備えています。顧客がプログラムすることはできませんが、代わりに SimpleLink™ 低消費電力 F3 ソフトウェア開発キット (SDK) に含まれている無線ドライバで提供される事前コンパイル済みイメージがロードされます。このメカニズムにより、同じシリコンを使用しながらワイヤレス (OTA) 更新を使用しても、将来のバージョンの規格をサポートできるように無線プラットフォームを更新できます。LRFD はコード イメージを RF SRAM に保存し、ROM メモリは使用しません。そのため、フラッシュからのイメージのロードはブート後に 1 回のみ行われ、電力モード終了時にパッチ適用は不要です。

8.3.1 Bluetooth® Low Energy

TI 提供の Bluetooth® スタックまたは標準化されたホスト コントローラ インターフェイス経由の高速 2Mbps 物理層および 500kbps と 125kbps 長距離 PHY (Coded PHY) など、RF コアは Bluetooth® Low Energy を完全にサポートしています。

RF コアと、TI 提供の Bluetooth® スタックは、Bluetooth® 6 チャネル サウンディング機能をサポートしており、2 つの Bluetooth® LE デバイス間で、新しい高精度かつ低コストの距離測定方式を実現できます。

8.3.2 802.15.4 (Thread, Zigbee, Matter)

専用の IEEE 無線 API により、RF コアは Thread および Zigbee プロトコルで使用される 2.4GHz IEEE 802.15.4-2011 物理層 (毎秒 2 メガチップス、DSSS 1:8 によるオフセット QPSK) をサポートします。TI はまた、Thread と ZigBee 向けのロイヤリティフリーのプロトコル スタックも提供しており、堅牢なエンド ツー エンド ソリューションの実現に貢献します。

8.4 メモリ

CC27xx デバイスは、コードとデータの保存のために最大 1MB の不揮発性 (フラッシュ) メモリをサポートしています。フラッシュ メモリは、インシステム プログラマブルで消去可能です。他方のフラッシュ バンクに対して消去 / 書き込みを行う際に、1 つのフラッシュ バンクからの読み取り / 実行を可能にするデュアル フラッシュ バンク (それぞれ最大 512KB) をサポートしています。特殊フラッシュ メモリ セクターには、システム ROM ブートコードと TI 提供のドライバがデバイスを構成するために使用する顧客構成 (CCFG) セクションとセキュリティ構成 (SCFG) セクションが含まれています。CCFG および SCFG 構成は、デバイス構成 SysConfig ツールを使用して生成されます。

最大 162KB の超低リーク システム スタティック RAM (SRAM) を、データの保存とコードの実行の両方に使用できます。スタンバイ電力モードでの SRAM 内容の保持はデフォルトで有効化され、スタンバイ モードの消費電力の数値に含まれます。メモリ内のビット エラーを検出するためのパリティ チェックは、チップレベルのソフトウェアエラーを低減し、信頼性を向上させるために組み込まれているオプション機能です。SRAM パリティが有効な場合、SRAM のサイズは 144KB に制限されます。

デバイスの通常のブート時に、ユーザー アプリケーションは SRAM クリアのためにハードウェア メカニズムを使用できます。不揮発性メモリからコードを実行する際のコード実行速度を向上させ、消費電力を低減するために、4 ウェイ セット アソシエイティブ 8KB キャッシュがデフォルトで有効になっており、システム CPU によって読み取られた命令をキャッシュおよびプリフェッチします。

システム ROM には、デバイスの電源オンまたはリセット時に実行される最初のコード部分であるデバイスのブートコードファームウェアが含まれています。システム ROM は、デバイスの起動ルーチン実行、初期トリミング、セキュア ブート動作やライフサイクル管理などのセキュリティ機能を処理します。また、システム ROM にはシリアル (SPI および UART) ブートローダが含まれており、デバイスの初期プログラミングに使用できます。システム ROM ファームウェアには、Apache-2.0 の下でライセンスされたオープンソースの MCUBoot ソフトウェアが含まれています。該当するライセンス条項と通知情報については、「ソフトウェア ライセンスと通知」セクションを参照してください。一部のシステム ROM ファームウェアは、BSD 条項 3 ライセンスの下でライセンスされます。

8.5 ハードウェア セキュリティ モジュール (HSM)

CC27xx デバイスには、ハードウェア セキュリティ モジュール (HSM) が内蔵されており、暗号化、キー管理、セキュア カウンタ、乱数生成動作の分離環境をサポートしています。一部のアルゴリズムは、差動電力解析 (DPA) サイド チャネル攻撃から保護されます。このシステムでは、ソフトウェア開発キット (SDK) で提供されるさまざまなオープン ソース暗号化ライブラリと組み合わせることで、安全で将来性のある自動車および IoT アプリケーションをプラットフォームに簡単に構築できます。

エネルギー効率の優れたアクセラレータと RNG 関数を使用した以下の暗号化関数は、HSM によって高速化されています。

- 主要な契約スキーム
 - 楕円曲線ディフィー・ヘルマン – 静的キーまたはエフェメラル キー (ECDH および ECDHE)
 - 楕円曲線ディフィー・ヘルマン – 静的キーまたはエフェメラル キー (DH および DHE)
- 署名処理
 - 楕円曲線ディフィー・ヘルマン – デジタル署名アルゴリズム (ECDSA)
 - エドワーズ曲線デジタル署名アルゴリズム (EdDSA)
 - RSA PKCS #1 v1.5
 - RSA PSS
- メッセージ認証コード
 - AES CBC-MAC
 - AES CMAC
 - HMAC (SHA2-224, SHA2-256, SHA2-384, SHA2-512)
- ブロック暗号動作モード
 - AES CCM および AES CCM* (CCM-Star)
 - AES GCM
 - AES ECB
 - AES CBC
 - AES CTR
- ハッシュ アルゴリズム
 - SHA2-224
 - SHA2-256
 - SHA2-384
 - SHA2-512
- 乱数生成器
 - TRNG (真の乱数生成器)
 - AES-CTR DRBG (決定論的乱数ビット生成器)

暗号化キーのサイズと種類には、以下のものがあります。

- 128、192、および 256 ビットの AES (Advanced Encryption Standard) キー サイズ
- 最大 3072 ビットの RSA キー サイズ (署名と検証をサポート)、最大 4096 ビットの RSA キー サイズ (検証のみ)
- 2048 ビットおよび 3072 ビットのディフィー・ヘルマン キー サイズ
- 楕円曲線のサポート
 - 短いワイエルシュトラス
 - NIST-P224 (secp224r1)、NIST-P256 (secp256r1)、NIST-P384 (secp384r1)、NIST-P521 (secp521r1)
 - Brainpool-256R1、Brainpool-384R1、Brainpool-512R1
 - モンゴメリー
 - Curve25519
 - ツイスト エドワーズ形式
 - Ed25519

DPA 対策は次の項目に対して実施されます。

- AES 動作
- ECDSA 動作

HSM は、セキュアなフラッシュ領域から HSM ファームウェアを実行します。デバイス フラッシュ メモリの 96KB は、IHSM ファームウェア用に予約されています。HSM ファームウェアは、HSM ブート プロセス中に HSM ROM によって検証されます。オンチップの HSM ファームウェア イメージのセキュア ファームウェア更新は、システム ROM ブートコードと HSM ROM によって処理されます。

また、HSM にはデータ RAM 領域があり、システムの他の部分からはアクセスできません (システム CPU、DMA、デバッグ アクセスなど)。データ RAM 領域は低消費電力モードでも保持されるため、HSM の迅速なパワーアップと重要な原材料の保持が可能です。HSM は、データ RAM に重要なマテリアルを保存することに加えて、ハードウェア固有キー (HUK) と呼ばれるデバイス固有のキーを使用して、ラップされたキー マテリアル (NIST SP800-38F) のインポートとエクスポートをサポートしています。そのため、システムの不揮発性 (フラッシュ) メモリ内の任意の場所にキーを安全に格納することができます。

HSM は、HSM メール ボックス インターフェイスを介して、システム CPU 上で実行されているアプリケーションから制御された方法でアクセスできます。HSM はデバイスのバス コントローラであり、システム メモリに直接アクセスできるため、暗号化操作中のデータ移動効率が向上します。

SimpleLink 低消費電力 F3 ソフトウェア開発キット (SDK) には、HSM 動作のオンチップでプログラミングする必要がある暗号化と認証済みの HSM ファームウェア、およびすべての HSM 機能のドライバが含まれています。

8.6 暗号化

CC27xx デバイスには、ワイヤレス プロトコルで規定されている遅延が重要なリンク層の暗号化 / 復号化操作をサポートするために、AES-128 暗号化ハードウェア アクセラレータ (HSM 外部) である LAES も統合されています。また、暗号化操作はバックグラウンド ハードウェア スレッドで実行されるため、消費電力を低減し、システムの可用性と応答性を向上させるという利点もあります。AES ハードウェア アクセラレータは、以下のブロック暗号モードとメッセージ認証コードをサポートしています。

- AES ECB 暗号化のみ
- AES CBC 暗号化のみ
- AES CTR 暗号化 / 復号化
- AES CBC-MAC
- AEC CCM (ソフトウェアドライバ経由で CTR + CBC-MAC ハードウェアの組み合わせを使用)

低レベル暗号化操作のために LAES を使用した AES GCM 暗号モードのソフトウェア実装がサポートされています。AES ハードウェア アクセラレータは、CPU または DMA から取得した平文/暗号文を使用して供給できます。23 サイクルごとに 1 つの 16 バイト ECB ブロックの持続的なスループットが可能であり、これは 30Mbps を超える速度に対応します。

8.7 タイマ

CC27xx デバイスの一部として、さまざまなタイマーを選択できます。これらのタイマーは、

リアルタイム クロック (RTC)

RTC は 67 ビット、2 チャネルのタイマーで、LFCLK システム クロックで動作します。RTC はスタンバイおよびアクティブの電力状態でアクティブになります。非同期デバイスリセット (RESET ピン、シャットダウンからの終了、LF クロック損失など) 時に、RTC がリセットされます。しかし、内部で生成された同期デバイスのリセット (WDT、デバッグ リセット、システム リセット要求など) 時には、RTC はリセットされません。

RTC は、最後のリセット以降に経過した時間を LFCLK ごとに累積します。また、RTC 構成の一部として RTC 値を更新し、別の時間ベースに一致させることも可能です。RTC カウンタは、LF クロック ソースに応じて 30kHz ~ 34kHz のレートで、LFCLK によってインクリメントされます。LFINC は、LFCLK の周期 (μs 単位) を示し、16 分数ビットの粒度が追加さ

れており、RTC の時間をインクリメントするために使用されます。ハードウェア測定回路は、HFXT が実行されているときはいつでも LFCLK 周期を自動的に測定し、LFINC を更新できます。

カウンタは 2 つの 32 ビットレジスタから読み出すことができます。RTC.TIME8U の範囲は約 9.5 時間で、LSB は 8 マイクロ秒を表します。RTC.TIME524M の範囲は約 71.4 年で、LSB は 524 ミリ秒を表します。

システム タイマ (SYSTIM) と RTC の間でハードウェア同期が行われるため、マルチチャネルと高分解能の SYSTIM は RTC のタイム ベースと同期し続けます。

RTC には 2 つのチャネルがあります。1 つの比較チャネルと 1 つのキャプチャ チャネルで、デバイスをスタンバイ電力状態からウェークアップできます。RTC 比較チャネルは、通常、システム ソフトウェアによってのみ使用され、スタンバイ電力状態時にのみ使用されます。

システム タイマ (SYSTIM)

SYSTIM は 34 ビット、6 チャネルのラップアラウンド タイマで、チャネルごとに 32 ビットのタイム スライスを選択でき、1 μ s の分解能と 1h11m35s の範囲、または 250ns の分解能と 17m54s の範囲のいずれかを選択できます。1 つのチャネルはシステム ソフトウェア用に、3 つのチャネルは無線ソフトウェア用に予約されており、2 つのチャネルはユーザーアプリケーションで自由に使用できます。すべてのユーザーが使用可能なチャネルは、キャプチャ操作とシングルショット比較 (イベントの投稿) 操作の両方をサポートしています。

ソフトウェアの利便性を高めるため、ハードウェア同期メカニズムにより、RTC と SYSTIM が自動的に共通のタイム ベースを共有するようになります。もう 1 つのソフトウェア便利機能は、SYSTIM が送信された比較値を認定し、送信されたイベントが直前 (分解能 1 μ s で 4.294s、分解能 250ns で 1.049s) の場合に、タイマ チャネルが直ちにトリガされるようにできることです。

汎用 タイマ (LGPT)

CC27xx デバイスは、3 $\times$ 16 ビット タイマと 1 $\times$ 32 ビット タイマを備えた 4 つの LGPT を提供し、すべて最大 48MHz で動作します。LGPT は、以下のような幅広い機能をサポートしています。

- 3 つのキャプチャ / 比較チャネル
- ワンショットまたは定期的なカウント
- パルス幅変調 (PWM)
- エッジとエッジ カウント間の時間カウント
- すべてのタイマのチャネルに実装された入力フィルタ
- タイマ-0 とタイマ-1 を使用した IR 生成機能
- タイマ-1 で使用できるデッドバンド機能

タイマ キャプチャ / 比較および PWM 信号は、IO コントローラ モジュール (IOC) 経由で IO に接続され、CPU、DMA、および他のペリフェラルへの内部タイマ イベント接続は、イベント ファブリック経由で行われるため、タイマは GPIO 入力、他のタイマ、DMA、ADC などの信号と相互作用できます。2 つの LGPT は直交デコーダ モードをサポートし、直交エンコード センサ信号のバッファ デコードを可能にします。LGPT は、デバイス アクティブおよびアイドル電力モードで使用できます。

表 8-1. タイマの比較

CC27xx GP タイマ機能	TIMER 0	TIMER 1	TIMER 2	TIMER 3
カウンタ幅	16 ビット	16 ビット	16 ビット	32 ビット
直交デコーダ	あり	なし	あり	なし
フォルト時のパーク モード	なし	あり	なし	なし
プログラマブル デッドバンド 挿入	なし	あり	なし	なし

ウォッチドッグ タイマ

ウォッチドッグ タイマを使用して、ソフトウェア エラーが原因でシステムが正常に動作しない場合に、制御を回復します。カウンタが満了すると、ウォッチドッグ タイマは、システム部品の定期的な監視とタスクが正常な機能を検証できない場合にデバイスをリセットします。ウォッチドッグ タイマは 32kHz のクロック レートで動作し、デバイスのアクティブ、アイドル、スタンバイ モードで稼働できます。これは、一旦有効になると停止できません。

8.8 アルゴリズム処理ユニット (APU)

APU は、単精度浮動小数点 (IEEE 754 形式) で動作する汎用数学アクセラレーション モジュールで、複素数で動作するように最適化されています。APU は 96MHz で実行され、システム内のメイン CPU から自律的に動作します。これにより、数値演算の負荷を軽減することができます。このモジュールは、効率的なベクトル (および行列) 演算を処理し、クロック サイクルごとに 1 つの複素数の積和演算を維持します。これらの演算は、Bluetooth® LE チャンネルのサウンディング メカニズムを使用して位相ベースの高精度距離推定に必要な高度な後処理アルゴリズムで幅広く使用されています。そのため、チャンネル サウンディング ベースの距離推定レイテンシとエネルギー効率全体を最適化することができます。

APU には 8KB のローカル データ メモリ (システム RAM とは別) があり、アプリケーションはデータの読み取り / 書き込みが可能です。APU は、APU ハードウェア アクセラレータ サブモジュール向けに開発された高度な API を処理するためのプログラマブル コアを内蔵しています。SimpleLink™ 低消費電力 F3 ソフトウェア開発キット (SDK) には、RAM ベースのローカル プログラム メモリ (システム RAM や APU データ RAM とは別) 内で APU プログラマブル コアにより実行される APU API が含まれています。

ユーザー アプリケーションは、異なる APU API をチェーン呼び出して、APU ローカル データ メモリとの間でデータを移動させます。SimpleLink™ 低消費電力 F3 ソフトウェア開発キット (SDK) は、APU の動作を実現するためにソフトウェア ドライバとサンプルをサポートしています。

8.9 シリアル ペリフェラルと I/O

CC27xx デバイスは、2xUART、2xSPI、1xI2C、および 1xI2S シリアル ペリフェラルを備えています。

UART モジュールは、汎用非同期レシーバおよびトランスミッタ機能を実装しています。これらのデバイスは、最大 3Mbps の柔軟なボーレート生成と IRDA SIR 動作モードをサポートしています。

SPI モジュールは SPI コントローラと 12MHz までのペリフェラルをサポートし、位相と極性を構成できます。

I2C モジュールは、I2C 規格と互換性のあるデバイスと通信します。I2C インターフェイスは 100kHz と 400kHz での動作を処理でき、コントローラとターゲットの両方として機能します。

I2S インターフェイスは、デジタル オーディオを処理し、パルス密度変調マイクروفोन (PDM) とのインターフェイスにも使用できます。

I/O コントローラ (IOC) はデジタル I/O ピンを制御し、マルチプレクサ回路を内蔵しているため、DIO 経由で一連のペリフェラルを I/O ピンに柔軟に割り当てることができます。すべてのデジタル I/O は割り込みおよびウェイクアップ対応で、プログラム可能なプルアップおよびプルダウン機能を備えており、負または正のエッジで割り込みを生成できます (構成可能)。出力として構成した場合、ピンはプッシュプル、オープン ドレイン、またはオープン ソースのいずれかとして機能できます。

いくつかの GPIO は高駆動機能を備えており、RHA (6mm × 6mm) ピン配置、0.5mm ピッチ (上面図) に太字で示されています。

VDDIO 分割レール I/O 電源により、メイン VDD 電源レールとは異なる I/O 電源レールを使用できます。これにより、アプリケーションはメイン VDD 電源レベルとは異なる電圧レベルで他のシステム部品と接続できます。VDDIO および VDDS 電源から供給される GPIO は、RHA (6mm × 6mm) ピン配置、0.5mm ピッチ (上面図) にそれぞれオレンジ色または青色で記載されています。VDDS および VDDIO ピンに供給される電圧レールは、互いに独立して、任意の順序で上昇および下降できます。また、電源が供給されない VDDS 電源と VDDIO 電源の組み合わせは無制限にサポートできます。これにより、システム レベルの電源設計が簡素化され、VDDIO および VDDS ピンでこれらの電源の有効性またはランプアップ / ダウン シーケンスを制御する必要がありません。

詳細については、『[CC27xx SimpleLink™ ワイヤレス マイコン テクニカル リファレンス マニュアル](#)』を参照してください。

8.10 バッテリーと温度の監視

CC27xx デバイスには、温度とバッテリー電圧を組み合わせたモニタが搭載されています。バッテリーおよび温度モニタにより、アプリケーションはオンチップの温度と電源電圧を継続的に監視し、必要に応じて環境条件の変化に対応できます。このモジュールには、温度または電源電圧が定義されたウィンドウから外れたときに、システム CPU に割り込みを発生させるためのウィンドウ コンパレータが搭載されています。これらのイベントを使用して、常時オン (AON) イベント ファブリックによりデバイスをスタンバイ モードからウェークアップすることもできます。

8.11 電圧グリッチモニタ (VGM) と電磁的フォルトインジェクション (EMFI) センサ

CC27xx デバイスは VGM および「」オンチップをサポートしており、低コスト・低労力で実現できる物理的な非侵襲的フォルト攻撃によるセキュリティリスクを低減します。

VGM は、デバイスのブート時にデフォルトで有効化されます。デバイスのブート動作の後、アプリケーションのセキュリティ要件に基づいて、デバイスの実行時に VGM を有効または無効のままにすることができます。

8.12 μ DMA

デバイスはダイレクト メモリ アクセス (μ DMA) コントローラを搭載しています。 μ DMA コントローラによりシステム CPU によるデータ転送の負荷を軽減することができますので、プロセッサの効率が上がり、バス帯域幅を有効活用できます。 μ DMA コントローラは、メモリ間およびメモリとペリフェラル間の転送を実行できます。 μ DMA コントローラは、さまざまなオンチップ ペリフェラルからのトリガーをサポートし、ペリフェラルがさらにデータを転送する準備ができたときに、ペリフェラルとメモリ間の転送を自動的に実行するようにプログラムすることが可能です。

TrustZone-M を使用するアプリケーションでは、デバイスのブートアップ時に μ DMA はデフォルトでセキュア ペリフェラルとして構成されます。アプリケーションで、非セキュア ペリフェラルとして構成することもできます。 μ DMA チャネルは、個別にセキュア ペリフェラルや非セキュア ペリフェラルとして構成できません。そのため、 μ DMA コントローラをセキュア ペリフェラルまたは非セキュア ペリフェラルのどちらとして構成するかは、コンパイル時に SDK で設定する必要があります。SimpleLink 低消費電力 F3 SDK μ DMA ドライバは、アプリケーション動作用の非セキュア ペリフェラルとして μ DMA を使用します。

μ DMA コントローラの機能には次のものがあります (これは完全なリストではありません)。

- 最大 12 チャネルのチャネル動作。専用のペリフェラル インターフェイス (多重化) を備えた 8 つのチャネル、構成可能なイベントを通じてトリガーできる 4 つのチャネル。メモリ間、メモリとペリフェラル間、ペリフェラルとメモリ間、ペリフェラル間の転送モード
- 8 ビット、16 ビット、32 ビットのデータ サイズ
- ピンポン モードを使用してデータを連続的にストリーミングできます

8.13 デバッグ

オンチップ デバッグは、シリアル ワイヤ デバッグ (SWD) インターフェイスでサポートされています。これは SWD コントローラとの通信を行い、包括的なデバッグ機能を有効にする Arm® 双方向 2 線式プロトコルです。SWD には、テキサス インスツルメンツの XDS デバッグ プローブ ファミリーとの包括的な互換性があります。Cortex M33 コアは、データウォッチポイントやトレース ユニット (DWT) などの高度なデバッグ機能をサポートしています。DWT は、CM33 プロセッサのウォッチポイントやシステム プロファイリングをサポートしています。Cortex M33 コアは、ITM (計装トレース マクロセル) もサポートしています。このマクロセルは、オペレーティング システム (OS) やアプリケーション イベントをトレースするための印刷形式のデバッグをサポートし、診断システム情報を提供します。

8.14 パワー マネージメント

消費電力を最小限に抑えるために、CC27xx デバイスは複数の電源モードとパワー マネージメント機能をサポートしています (表 8-2 を参照)。

表 8-2. 電力モード

モード	ソフトウェアで構成可能な電力モード ⁽¹⁾				リセット PIN を保持します
	アクティブ	IDLE	STANDBY	シャットダウン	
CPU	アクティブ	オフ	オフ	オフ	オフ
フラッシュ	オン	使用可能	オフ	オフ	オフ
SRAM	オン	オン	保持	オフ	オフ
無線	使用可能	使用可能	オフ	オフ	オフ
供給システム	オン	オン	デューティ サイクル	オフ	オフ
CPU レジスタの保持	フル	フル	フル ⁽²⁾	なし	なし
SRAM の保持	フル	フル	フル	オフ	オフ
96MHz 高速クロック (HFCLK)	HFOSC ⁽³⁾	HFOSC ⁽³⁾	デューティ サイクル ⁽⁴⁾	オフ	オフ
80/90/98MHz 補助周波数発振器 (AFOSC)	AFOSC	AFOSC	オフ ⁽⁵⁾	オフ	オフ
32kHz 低速クロック (LFCLK)	LFXT または LFOSC	LFXT または LFOSC	LFXT または LFOSC	オフ	オフ
周辺機器	使用可能	使用可能	IOC、BATMON、RTC、LPCOMP	オフ	オフ
RTC によるウェークアップ	該当なし	使用可能	使用可能	オフ	オフ
ピンのエッジでウェークアップ	該当なし	使用可能	使用可能	使用可能	オフ
リセット ピンでウェークアップ	オン	オン	オン	オン	オン
ブラウンアウト検出器 (BOD)	オン	オン	デューティ サイクル	オフ	オフ
パワーオンリセット (POR)	オン	オン	オン	オン	オン
ウォッチドッグ タイマ (WDT)	使用可能	使用可能	使用可能	オフ	オフ

- (1) 「利用可能」は、特定の IP または機能を、対応するデバイスの動作モードで、ユーザー アプリケーションによって有効化できることを示しています。「オン」は、対応するデバイスの動作モードにおけるデバイスのユーザー アプリケーション構成に関係なく、特定の IP または機能がオンになっていることを示しています。「オフ」は、特定の IP または機能がオフになっており、対応するデバイスの動作モードで、ユーザー アプリケーションによって使用できないことを示しています。
- (2) スタンバイ電源モードの開始時および終了時の CPU レジスタのソフトウェア ベースによる保持 (コンテキストの保存と復元あり)。
- (3) アクティブおよびアイドル電力モードでは、HFOSC トラッキング ループがデフォルトで有効になり、48MHz HFXT も有効になります。
- (4) スタンバイ モードで LFOSC HW キャリブレーションが有効になっている場合は、HFXT を必要とする HFOSC トラッキング ループがデューティ サイクルされます。そうでない場合は、再充電サイクル中に HFOSC のみがデューティ サイクルされます。
- (5) AFOSC スタンバイ動作は、AFOSCCTL.AUTODIS によって制御されます。設定されている場合、スタンバイに移行すると AFOSC は無効化されます。スタンバイ終了時に AFOSC を再度有効化するには、それはソフトウェアによって行う必要があります。

アクティブ モードでは、MCU と AON の両方の電源ドメインに電力が供給されます。クロック ゲーティングを使用して、消費電力を最小限に抑えます。ペリフェラル / サブシステムへのクロック ゲーティングは、CPU によって手動で制御されます。

アイドル モードでは、CPU はスリープ状態にありますが、選択されたペリフェラルおよびサブシステム (無線など) はアクティブにできます。インフラストラクチャ (フラッシュ、ROM、SRAM、バス) のクロック ゲーティングは、DMA およびデバッグサブシステムの状態によって可能です。

スタンバイ モードでは、常時オン (AON) ドメインのみがアクティブになります。デバイスをアクティブ モードに戻すには、外部ウェークアップ イベント、RTC イベント、またはコンパレータ イベント (LP-COMP) が必要です。また、ピン リセットは、デバイスをスタンバイからアクティブに駆動します。保持機能を備えた MCU ペリフェラルを再度ウェークアップするときに再構成する必要はなく、CPU はスタンバイ モードに移行した時点から実行を継続します。すべての GPIO はスタンバイ モードでラッチされます。

シャットダウン モードでは、デバイスは完全にオフになり (AON ドメインを含む)、シャットダウン モードに移行する前に与えた値で I/O がラッチされます。シャットダウン ピンからのウェークアップとして定義されている任意の I/O ピンの状態が変化すると、デバイスはウェークアップし、リセットトリガとして機能します。CPU は、この方法によるリセットと、リセットピンによるリセット、パワーオンリセット、サーマル シャットダウンリセットを、リセットステータスレジスタを読み取ることで区別できます。このモードで保持される状態は、ラッチされた I/O 状態、3V レジスタ バンク、およびフラッシュ メモリの内容のみです。

注

CC27xx デバイスの電力、RF、クロック管理には、性能を最適化するためにソフトウェアによる特定の構成と処理が必要です。この構成および処理は、SimpleLink 低消費電力 F3 ソフトウェア開発キット (SDK) の一部である TI が提供するドライバで実装されています。したがって、デバイス上のすべてのアプリケーション開発に、このソフトウェア フレームワークを使用することを強く推奨します。FreeRTOS、デバイスドライバ、およびサンプルを含む完全な SDK は、ソースコード形式で無償で提供されます。

8.15 クロック システム

CC27xx デバイスには、以下の内部システム クロックがあります。

- 96MHz HFCLK は、メイン システム (マイコンおよびペリフェラル) クロックとして使用されます。これは、外部 48MHz 水晶振動子 (HFXT) に対して精度を追跡できる内蔵の 96MHz RC 発振器 (HFOSC) によって駆動されます。HFOSC トラッキング ループは、システム ROM ブートコードによってデフォルトで有効化されています。無線と ADC は外部 48MHz 水晶発振器で動作します。
- 32.768kHz LFCLK は、内部の低周波システム クロックとして使用されます。RTC、ウォッチドッグ タイマ (スタンバイ電力モードで有効化されている場合)、およびスタンバイ電力モードを終了した後に無線タイマを同期させるために使用されます。LFCLK は、内部 30 ~ 34kHz RC 発振器 (LFOSC)、32.768kHz 時計用水晶振動子、または LFXT バイパス モードのクロック入力により駆動できます。水晶振動子または内蔵 RC 発振器を使用する場合、デバイスは 32kHz LFCLK 信号を他のデバイスに出力できるため、システム全体のコストを削減できます。
- 80/90.3168/98.304MHz AFOSC (補助周波数発振器) は、CAN-FD およびオーディオ I²S 動作をサポートするために必要な周波数を生成するための高周波クロックとして使用されます。AFOSC は HFOSC を追跡し、HFOSC は外部 48MHz 水晶振動子 (HFXT) を基準として精度を追跡します。AFOSC は、HFOSC から 10ppb のトラッキング精度で、80、90.3168、および 98.304MHz のクロック周波数を生成できます。

8.16 ネットワーク プロセッサ

製品構成によっては、CC27xx デバイスはワイヤレス ネットワーク プロセッサ (WNP-A デバイスで、アプリケーションを別のホスト マイコンで実行するワイヤレス プロトコル スタックを実行するデバイス) として、またはデバイス内部のシステム CPU 上でアプリケーションとプロトコル スタックが実行されるシステム オン チップ (SoC) として機能できます。

最初のケースでは、外部ホスト MCU が SPI または UART を使用してデバイスと通信します。2 番目の場合は、ワイヤレス プロトコル スタックとともに提供されるアプリケーション フレームワークに従ってアプリケーションを作成する必要があります。

8.17 バラン内蔵、大電力 PA (パワーアンプ)

RF リンク バジレットの増加が必要なアプリケーション向けには、CC27xx 大電力 PA デバイス派生製品 (「P」デバイス) は、最大 +20dBm EIRP (実効等方放射電力) の RF 送信出力電力動作をサポートできます。内蔵の高出力 PA を使用するアプリケーション用にシステム BOM コンポーネントを最適化するため、「P」デバイスは、同じピンで信号を送受信できる単一の RF ピンを持つ内蔵 RF スイッチをサポートしています。

CC27xx「R」デバイスは、通常の PA (CC27xxRx) をサポートし、無線送信出力電力は最大 +10dBm EIRP です。CC27xx「R」バージョンと「P」バージョンのどちらも、シングルエンドの 50Ω RF ピンによりバランを内蔵しているため、アンテナ インターフェイスのために必要な外部部品点数を削減できます。

9 アプリケーション、実装、およびレイアウト

注

以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツはその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

9.1 リファレンス デザイン

本デバイスを用いて設計を行う場合は、これらのリファレンス デザインに厳密に従ってください。

RF 部品の配置、デカップリング コンデンサ、DC/DC レギュレータの各部品、およびこれらすべてのグラウンド接続には、特に注意を払う必要があります。

[LP-EM-CC2745R10-Q1
の設計ファイル](#)

CC2745R10-Q1 LaunchPad 設計ファイルには、デバイスを使用してアプリケーション固有のボードを構築するための詳細な回路図とレイアウトが掲載されています。

[LP-EM-CC2755P10 の設
計ファイル](#)

CC2755P10 LaunchPad 設計ファイルには、デバイスを使用してアプリケーション固有のボードを構築するための詳細な回路図とレイアウトが掲載されています。

[LP-EM-CC2755R10-BG
の設計ファイル](#)

CC2755R10-BG LaunchPad 設計ファイルには、デバイスの WCSP バリエントを使用してアプリケーション固有のボードを構築するための詳細な回路図とレイアウトが掲載されています。

9.2 接合部温度の計算

このセクションでは、さまざまな動作条件で接合部温度を計算するための各種の手法を示します。詳細については、『[半導体およびIC パッケージの熱評価基準](#)』を参照してください。

他の測定温度から接合部温度を求めるには、2 つの推奨方法があります。

1. パッケージの温度から:

$$T_J = \psi_{JT} \times P + T_{\text{case}} \quad (1)$$

2. 基板の温度から:

$$T_J = \psi_{JB} \times P + T_{\text{board}} \quad (2)$$

P はデバイスから消費される電力で、消費電流と電源電圧を乗算して計算できます。熱抵抗係数については、「[熱抵抗特性](#)」を参照してください。

例:

この例では、無線が 0dBm の出力電力で連続的に送信を行う簡単な使用事例について考えます。105°C の接合部温度を維持し、電源電圧は 3.3V であると想定します。式 1 を使用して、ケース上部と接合部温度の温度差を計算します。P を計算するには、プロット [図 7-10](#) から 105°C での TX 0dBm の消費電流を調べます。105°C での消費電流は約 9.5mA です。これは、P が $9.5\text{mA} \times 3.3\text{V} = 31.35\text{mW}$ であることを意味します。

最大ケース温度は次のように計算されます。

$$T_{\text{case}} < T_J - 0.2^\circ\text{C}/\text{W} \times 31.35 \text{ mW} = 104.99^\circ\text{C} \quad (3)$$

さまざまなアプリケーションの使用事例では、適切な消費電力を計算するために、他のモジュールの消費電流を追加する必要があります。たとえば、無線とペリフェラル モジュールをイネーブルにするなどして、マイコンが同時に動作している場合があります。通常、ピーク消費電流とデバイスのピーク消費電力を特定する最も簡単な方法は、『[CC13xx および CC26xx 消費電流の測定](#)』アプリケーション レポートで説明されているように測定することです。

10 デバイスおよびドキュメントのサポート

テキサス・インスツルメンツでは、幅広い開発ツールを提供しています。デバイスの性能の評価、コードの生成、ソリューションの開発を行うためのツールとソフトウェアを以下で紹介します。

10.1 デバイスの命名規則

製品開発サイクルの段階を示すために、TI ではすべての型番や日付コードに接頭辞を割り当てます。各デバイスには次の 3 つのいずれかの接頭辞/識別子があります: X、P、空白 (接頭辞なし) (たとえば、X はプレビュー中なので、X という接頭辞/識別子が割り当てられます)。

デバイスの開発進展フロー:

X 実験的デバイス。最終デバイスの電気的特性を必ずしも代表せず、量産アセンブリフローを使用していない場合があります。

P プロトタイプ デバイス。最終的なシリコン ダイとは限らず、最終的な電気的特性を満たさない可能性があります。

空白 認定済みのシリコン ダイの量産バージョン。

量産デバイス。特性評価が完了しており、デバイスの品質と信頼性が十分に実証されています。TI の標準保証が適用されます。

プロトタイプ デバイス(X または P)の方が標準的な量産デバイスに比べて故障率が高いと予測されます。これらのデバイスは予測される最終使用時の故障率が未定義であるため、テキサス インスツルメンツではそれらのデバイスを量産システムで使用しないよう推奨しています。認定済みの量産デバイスのみを使用する必要があります。

TI デバイスの項目表記には、デバイス ファミリー名の接尾辞も含まれます。この接尾辞はパッケージ タイプを示します(例: RHA)。

RHA (6mm × 6mm) パッケージ タイプのデバイスの注文可能な型番については、このドキュメントの「パッケージ オプションについての付録」、セクション 3 のデバイス情報、または TI Web サイト (www.ti.com) を参照するか、お近くの TI 販売代理店にお問い合わせください。




図 10-1. デバイスの命名規則

10.2 ツールとソフトウェア

CC2755R および CC2755P デバイスは、さまざまなソフトウェアとハードウェア開発ツールによりサポートされています。

開発キット

[CC2745R10-Q1](#)

[LaunchPad™ 開発キット](#)

CC2745R10-Q1 LaunchPad™ 開発キットにより、低消費電力で動作する高性能なワイヤレスアプリケーションを開発できます。このキットは CC2745R10-Q1 SimpleLink ワイヤレス マイコンを採用しているため、最大 +10dBm の送信出力電力に対応する 2.4GHz Bluetooth Low Energy ワイヤレス アプリケーションの評価とプロトタイプ作成を短時間で行うことができます。

LaunchPad エコシステムを利用できるので、センサやディスプレイなどの追加機能も簡単に実現します。このキットは、CC2755R デバイスの評価に推奨されます。

CC2755P10 LaunchPad™ 開発キ ット

CC2755P10 LaunchPad™ 開発キットは、Bluetooth Low Energy アプリケーション用のハイパ
ワー アンプを内蔵した SimpleLink ワイヤレス マイコンを採用しています。

この製品は、最大 +20dBm の送信出力電力をサポートできます。このキットは、CC2755P デバ
イスの評価に推奨されます。

CC2745R10-CS- EVM Bluetooth チャ ネル サウンド向け評 価基板

CC2745R10-CS-EVM を使用すると、CC27xx デバイスの Bluetooth チャンネル サウンド機能を
評価できます。SimpleLink™ 低消費電力 F3 ソフトウェア開発キット (SDK) は、高度な後処理
アルゴリズムを実現します。

ソフトウェア SimpleLink™ 低消費 電力ソフトウェア開発 キット (SDK)

SimpleLink 低消費電力ソフトウェア開発キット (SDK) は、CC27xx ファミリのデバイスでワイヤレ
ス アプリケーションを開発するための完全なパッケージです。この SDK には、CC2755R および
CC2755P デバイス用の包括的なソフトウェア パッケージが、次のプロトコル スタックも含めて付
属しています。

- Bluetooth Low Energy 6.x
- ZigBee
- Thread
- Matter
- 独自システム

SimpleLink 低消費電力 SDK は、TI の SimpleLink マイコン プラットフォームの一部です。単
一の開発環境からハードウェア、ソフトウェア、ツールを柔軟に選択し、有線およびワイヤレス ア
プリケーションを開発できます。SimpleLink マイコン プラットフォームの詳細については、[https://
www.ti.com/simplelink](https://www.ti.com/simplelink) を参照してください。

Zephyr

Zephyr スタックは、TI の Bluetooth Low Energy コントローラによって実現される低消費電力を
維持しながら、完全に認証されたオープン ソースかつポータブルな Bluetooth ソリューションを
提供します。TI 管理のダウストリーム ブランチを通して、CC2340 および CC2755 の各デバイ
スで、より迅速な供給、バグ修正、管理された更新を確実に実施します。お客様は、複数のシリコ
ン ベンダー間の移植性、Twister、Ztest フレームワークを使用した包括的なテストおよび追加検
証に加え、最終製品に対応した SDK と TI ツール エコシステムからなる利点を活用できます。

開発ツール Code Composer Studio™ 統合開発環 境 (IDE)

Code Composer Studio (CCStudio™) は、TI のマイコンと組み込みプロセッサ ポートフォリオ
をサポートする統合開発環境 (IDE) です。CCS は、組み込みアプリケーションの開発とデバッグ
に必要な一連のツールで構成されています。CCStudio IDE は、デスクトップまたはクラウド ベー
スのアプリケーションとして利用できます。

CCStudio IDE では業界標準の AI エージェントとモデルを統合しており、コード開発、システム
構成、デバッグを迅速化します。これは、すべての SimpleLink ワイヤレス マイコンをサポートし
ており、EnergyTrace™ ソフトウェア (アプリケーションの消費電力プロファイリング) もサポートし
ています。無料 RTOS では、リアルタイム オブジェクトビューアー プラグインを利用できます。

LaunchPad 開発キットに搭載されている XDS デバッガと組み合わせて使用する場合、
CCStudio IDE は無償で提供されます。

アーム®用 IAR Embedded Workbench®

IAR Embedded Workbench® は、アセンブラ、C および C++ を使用する組込みシステムの構
築とデバッグを行うための開発ツール セットです。プロジェクト マネージャ、エディタ、ビルド ツー
ルを備えた完全統合開発環境を提供します。IAR はすべての SimpleLink ワイヤレス マイコンを
サポートしています。XDS110、IAR I-jet™、Segger J-Link™ など、幅広いデバッガ サポートを

提供しています。また、IAR は SimpleLink SDK の一部として提供されるほとんどのソフトウェアサンプルですぐに使えます。

30 日間評価版または 32KB 限定版を iar.com から入手できます。

SmartRF™ Studio

SmartRF™ Studio は、テキサス インストルメンツの SimpleLink ワイヤレス マイコンの評価や設定に使用できる Windows® アプリケーションです。このアプリケーションは、RF システムの設計者が設計プロセスの初期段階で無線を簡単に評価するのに役立ちます。特にコンフィギュレーション レジスタ値の生成や RF システムの実用テストおよびデバッグに役立ちます。SmartRF Studio は、スタンドアロン アプリケーションとして使用したり、コマンドライン インターフェイスを介して自動化を強化したり、RF デバイスに対応する評価ボードやデバッグ プローブと併用したりできます。SmartRF Studio には次のような特長があります。

- リンク テストでは、ノード間でパケットを送受信します
- アンテナおよび放射線テストでは、無線を連続波 TX および RX 状態に設定します
- TI SimpleLink SDK RF ドライバでできるように無線構成コードをエクスポートします
- 信号伝達および外部スイッチ制御用のカスタム GPIO 構成

CCS UniFlash

CCS Uniflash は、TI MCU 上のオンチップ フラッシュ メモリのプログラミングに使用するスタンドアロン ツールです。Uniflash は、GUI、コマンドライン、スクリプト インターフェイスを備えています。CCS Uniflash は無料で利用できます。

Edge AI Studio

Edge AI Studio は、CCStudio™ 開発ツールエコシステムの一部です。Edge AI Studio は、TI のプロセッサ、マイコン、コネクティビティ デバイス、およびレーダー センサ向けのエッジ AI 開発を加速するために設計された、グラフィカル ツールおよびコマンドライン ツール群です。TI Model Zoo (モデル一覧) から取得したモデルを使用してコンセプト実証を開発する場合も、お客様独自のモデルを活用する場合も、Edge AI Studio にはお客様が必要とするツールがあります。

10.2.1 SimpleLink™ マイコン プラットフォーム

SimpleLink マイコン プラットフォームは、有線およびワイヤレス Arm® MCU (システム オン チップ) の最も幅広いラインアップを 1 つのソフトウェア開発環境で開発するための新しい基準を打ち立てます。IoT アプリケーション向けに、柔軟に選択可能なハードウェア、ソフトウェア、ツール オプションを提供します。SimpleLink ソフトウェア開発キットに投資を 1 回行うだけで、製品ラインアップ全体を通して使用できます。詳細については、[Simplelink](#) をご覧ください。

10.2.2 ソフトウェアのライセンスと通知

システム ROM ファームウェアには、APACHE-2.0 の下でライセンスされたオープン ソースの MCUBoot ソフトウェアが含まれています。詳細については、以下のリンクを参照してください。

- [MCUBoot Apache 2.0 ライセンス条項](#)
- [MCUBoot 通知情報](#)

10.3 ドキュメントのサポート

データシート、正誤表、アプリケーション ノートなど、ドキュメントの更新についての通知を受け取るには、TI.com のデバイス製品フォルダを開いてください。右上の「Alert me」(アラートを受け取る) をクリックして登録すると、製品情報の更新に関する週次ダイジェストを受け取ることができます。変更の詳細については、修正されたドキュメントに含まれている改訂履歴をご覧ください。

MCU、関連ペリフェラル、その他の技術的事項を説明した最新のドキュメントを以下に示します。

TI Resource Explorer

TI Resource Explorer

選択したデバイスおよび開発ボードに対応するソフトウェア サンプル、ライブラリ、実行ファイル、資料をご利用になれます。

エラッタ

CC2755R/P シリコン エラッタ

シリコン エラッタには、デバイスのシリコンの各リビジョンについて、機能的仕様に対する既知の例外事項と、デバイスのリビジョンを確認する方法についての説明が記載されています。

アンテナ設計

アンテナ選択ガイドおよびアンテナ選択クイックガイド SWRA161 SWRA161

アプリケーションに最適なアンテナを選択してください。169MHz ~ 2.4GHz の周波数に対応する次のようなアンテナが 16 個あります:

- PCB アンテナ
- ヘリカル アンテナ
- チップ アンテナ
- 868/915MHz と 2.4GHz を組み合わせたデュアルバンド アンテナ

アプリケーション レポート

デバイスのすべてのアプリケーション レポートは、デバイスの製品フォルダにあります。CC2755R10 については、ti.com/product/CC2755R10 を参照してください。

テクニカル リファレンス マニュアル (TRM)

『CC27xx SimpleLink™ ワイヤレス マイコン TRM』

TRM では、このデバイス ファミリで使用可能なすべてのモジュールおよびペリフェラルについて詳細に説明します。

10.4 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの使用条件を参照してください。

10.5 商標

SmartRF™, SimpleLink™, LaunchPad™, Code Composer Studio™, CCStudio™, EnergyTrace™, テキサス・インスツルメンツ E2E™ are trademarks of Texas Instruments.

I-jet™ is a trademark of IAR Systems AB.

J-Link™ is a trademark of SEGGER Microcontroller Systeme GmbH.

Arm®, Cortex®, TrustZone®, and ARM® are registered trademarks of Arm Limited.

Bluetooth® is a registered trademark of Bluetooth SIG, Inc.

CoreMark® is a registered trademark of Embedded Microprocessor Benchmark Consortium Corporation.

Zigbee® is a registered trademark of Zigbee.

Wi-Fi® is a registered trademark of Wi-Fi Alliance.

IAR Embedded Workbench® is a registered trademark of IAR Systems AB.

Windows® is a registered trademark of Microsoft Corporation.

すべての商標は、それぞれの所有者に帰属します。

10.6 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

10.7 用語集

テキサス・インスツルメンツ用語集

この用語集には、用語や略語の一覧および定義が記載されています。

11 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from DECEMBER 30, 2025 to SEPTEMBER 30, 2026 (from Revision D (December 2025) to Revision E (September 2026))

Page

ドキュメントのタイトルを更新.....	0
WCSP のバリエーションをカバーするために特長リストを更新.....	1
デバイス情報表の更新および追加.....	2
ブロック図を更新.....	4
デバイス比較表を更新.....	6
YCJ パッケージのピン配置図のタイトルを更新しました.....	9
信号の説明表のタイトルを更新しました.....	12
表の名前を更新しました.....	14
ペリフェラル ピンのマッピング表を更新.....	14
ペリフェラル ピンのマッピング表を更新.....	19
ペリフェラル信号の説明表のタイトルを更新しました.....	30
「仕様」を更新.....	38
誤字の訂正.....	72
リファレンスデザインリストを更新 — アンテナ設計リソースを「ドキュメントのサポート」セクションに移動.....	77
項目表記図を更新.....	79
ソフトウェアの概要に Edge AI Studio を追加.....	79
「開発キット」および「ソフトウェア」セクションを更新します.....	79
ドキュメント リソースを更新.....	81

Changes from JULY 1, 2025 to NOVEMBER 30, 2025 (from Revision C (July 2025) to Revision D (December 2025))

Page

Bluetooth Low Energy 認定ステータスを更新.....	1
Zigbee 認証ステータスを更新.....	1
BP-EM-CS への参照を削除.....	1
製品情報表の部品番号を変更.....	2
ブロック図を更新.....	4
「Bluetooth Low Energy 送信 (Tx)」表に P バリエントの仕様を追加.....	45
R と P の両方のバリエントの「スプリアス放射と高調波」表に中国 MIIT の制限を追加.....	47
「2.4GHz Rx/Tx CW」表に P バリエントの仕様を追加.....	47
ソフトウェア概要に Zephyr を追加.....	79

Changes from JUNE 12, 2025 to JULY 11, 2025 (from Revision B (June 2025) to Revision C (July 2025))

	Page
• 「センサ コントローラ」セクションを削除.....	67
• 無線の説明を更新.....	68
• 温度計算の例を変更。.....	78
• 開発キットのリンクを更新.....	79

Changes from MAY 30, 2025 to JUNE 11, 2025 (from Revision A (May 2025) to Revision B (June 2025))

	Page
• YCJ パッケージのピン配置図を更新.....	9
• 信号の説明表を更新.....	12
• 表を訂正し、VDDIO 情報を追加.....	14
• ペリフェラル ピンのマッピング表を更新.....	19
• ペリフェラル信号の説明表を更新.....	30
• 開発キットのリンクを更新.....	79

12 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
CC2755P105E0WRHAR	Active	Production	VQFN (RHA) 40	4000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	CC2755 P10
CC2755R105E0WRHAR	Active	Production	VQFN (RHA) 40	4000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	CC2755 R10
CC2755R105E0YCJR	Active	Production	DSBGA (YCJ) 62	3000 LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 125	CC2755 R10
CC2755R74E0YCJR	Active	Production	DSBGA (YCJ) 62	3000 LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 125	CC2755 R7

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.


⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


TAPE AND REEL INFORMATION



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
CC2755P105E0WRHAR	VQFN	RHA	40	4000	330.0	16.4	6.25	6.25	1.05	12.0	16.0	Q2
CC2755P105E0WRHAR	VQFN	RHA	40	4000	330.0	16.4	6.3	6.3	1.1	12.0	16.0	Q2
CC2755R105E0WRHAR	VQFN	RHA	40	4000	330.0	16.4	6.25	6.25	1.05	12.0	16.0	Q2
CC2755R105E0WRHAR	VQFN	RHA	40	4000	330.0	16.4	6.3	6.3	1.1	12.0	16.0	Q2
CC2755R105E0YCJR	DSBGA	YCJ	62	3000	330.0	12.4	3.54	3.6	0.52	8.0	12.0	Q2
CC2755R74E0YCJR	DSBGA	YCJ	62	3000	330.0	12.4	3.54	3.6	0.52	8.0	12.0	Q2

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
CC2755P105E0WRHAR	VQFN	RHA	40	4000	336.6	336.6	31.8
CC2755P105E0WRHAR	VQFN	RHA	40	4000	367.0	367.0	35.0
CC2755R105E0WRHAR	VQFN	RHA	40	4000	336.6	336.6	31.8
CC2755R105E0WRHAR	VQFN	RHA	40	4000	367.0	367.0	35.0
CC2755R105E0YCJR	DSBGA	YCJ	62	3000	335.0	335.0	25.0
CC2755R74E0YCJR	DSBGA	YCJ	62	3000	335.0	335.0	25.0

GENERIC PACKAGE VIEW


RHA 40



VQFN - 1 mm max height

6 x 6, 0.5 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.





4230430/A 01/2024

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT


RHA0040T

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 15X



4230430/A 01/2024

NOTES: (continued)


- This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).
- Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

RHA0040T

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD





SOLDER PASTE EXAMPLE
BASED ON 0.125 MM THICK STENCIL
SCALE: 15X

EXPOSED PAD 41
69% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE

4230430/A 01/2024

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.




NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

RHA0040Y

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 15X



4233329/A 07/2026

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

RHA0040Y

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 MM THICK STENCIL
SCALE: 15X

EXPOSED PAD 41
76% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE

4233329/A 07/2026


NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.



VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT


RHA0040T

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 15X



4230430/A 01/2024

NOTES: (continued)


- This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).
- Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

RHA0040T

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 MM THICK STENCIL
SCALE: 15X

EXPOSED PAD 41
69% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE

4230430/A 01/2024

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含みいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、TI は一切の責任を拒否します。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月