

MSPM0Gx51x ミクスト シグナル マイクロコントローラ

1 特長

- コア
 - Arm® 32 ビット Cortex® M0+ CPU、メモリ保護ユニット付き、最高 80MHz の周波数
- [PSA-L1 認定済み](#)
- 動作特性
 - 拡張動作温度範囲: -40°C ~ 最高 125°C
 - 広い電源電圧範囲: 1.62V ~ 3.6V
- メモリ
 - 最大 512KB のフラッシュ メモリ、誤り訂正符号 (ECC) 付き
 - OTA 更新のためのアドレス スワップ機能を備えたデュアル バンク
 - ECC 保護機能を備えた 16KB データ フラッシュ バンク
 - 合計 128KB の SRAM
 - SRAM (バンク 0): ECC 保護機能またはハードウェア パリティを備え、スタンバイ モードまで保持できる 64KB SRAM
 - SRAM (バンク 1): STOP モードまで保持できる 64KB SRAM
- 高性能アナログ ペリフェラル
 - 最大 27 の外部チャネルを持つ 2 つの同時サンプリング 12 ビット 4Msps A/D コンバータ (ADC)
 - 250ksps で 14 ビットの実効分解能、ハードウェア平均化付き
 - 8 ビットリファレンス電圧 DAC を内蔵した 3 つの高速コンパレータ (COMP)
 - 高速モードでの 32ns の伝搬遅延
 - 低消費電力モード動作 (<1μA) をサポート
 - 1 つの 12 ビット、1Msps、D/A コンバータ (DAC)、出力バッファ内蔵
 - ADC、COMP、DAC 間のアナログ接続をプログラム可能
 - 1.4V または 2.5V の構成可能な内部共有電圧リファレンス (VREF)
 - 温度センサ内蔵
- 最適化された低消費電力モード
 - RUN: 123μA/MHz (CoreMark)
 - SLEEP: 38μA/MHz
 - STOP: 223μA (4MHz 時)
 - STANDBY: 1.7μA 32kHz、RTC および SRAM バンク 0 および状態を保持
 - SHUTDOWN: 92nA (IO ウェークアップ機能あり)
- インテリジェント デジタル ペリフェラル
 - 12 チャネル DMA コントローラ
- 演算アクセラレータ。DIV、SQRT、MAC、TRIG の各計算をサポート
- 最大 28 の PWM チャネルをサポートする 9 つのタイマ
 - 2 つの 16 ビット汎用タイマ、QE1 をサポート
 - 4 つの 16 ビット汎用タイマ、STANDBY モードでの低消費電力動作をサポート
 - 1 つの 32 ビット汎用タイマ
 - 2 つの 16 ビット高度タイマ、最大 12 個の PWM チャネルのデッドバンド サポートおよび相補出力
- 2 つのウィンドウ付きウォッチドッグタイマ (WWDT)、1 つの独立型ウォッチドッグタイマ (IWDG)
- RTC、アラームおよびカレンダー モード付き
- 拡張通信インターフェイス
 - 7 つの UART インターフェイス
 - 2 つは LIN、IrDA、DALI、スマート カード、マンチェスターをサポート
 - STANDBY モードでの低消費電力動作をサポートする 3 つ
 - 3 つの I²C インターフェイス。FM+ (1Mbit/s) をサポート、さらに STOP モードからのウェークアップをサポート
 - 3 つの SPI インターフェイス、1 つは最大 32Mbit/s をサポート
 - 2 つのコントローラ エリア ネットワーク (CAN) インターフェイス。CAN 2.0 A または B、CAN-FD をサポート
- クロック システム
 - ±1.2% 精度の 4 ~ 32MHz 内部発振器 (SYSOSC)
 - 最高 80MHz のフェーズ ロック ループ (PLL)
 - ±3% 精度の 32kHz 低周波数内部発振器 (LFOSC)
 - 外部 4 ~ 48MHz 水晶発振器 (HFXT)
 - 外部 32kHz 水晶発振器 (LFXT)
 - 外部クロック入力
- データの整合性と暗号化
 - GCM/GMAC、CCM/CBC-MAC、CBC、CTR をサポートする AES-128/256 アクセラレータ
 - 最大 4 つの AES キーを格納可能なセキュア キーストレージ
 - コードおよびデータ保護用のフレキシブルなファイアウォール
 - 真性乱数生成器 (TRNG)
 - 巡回冗長検査 (CRC-16、CRC-32)
- 柔軟な I/O 機能



- 最大 94 の GPIO
 - 2 つの 5V 許容オープンドレイン IO
 - 20mA の駆動能力を持つ 3 つの高駆動 IO
 - 4 つの高速 IO
- 開発サポート
 - 2 ピン シリアル ワイヤ デバッグ (SWD)
- パッケージ オプション
 - 100 ピン nFBGA (ZAW) (0.8mm ピッチ)
 - 100 ピン LQFP (PZ) (0.5mm ピッチ)
 - 80 ピン LQFP (PN) (0.5mm ピッチ)
 - 64 ピン LQFP (PM) (0.5mm ピッチ)
 - 48 ピン LQFP (PT) (0.5mm ピッチ)
 - 48 ピン VQFN (RGZ) (0.5mm ピッチ)
 - 42 ピン DSBGA (YCJ) (0.35mm ピッチ)
 - 32 ピン VQFN (RHB) (0.5mm ピッチ)
- ファミリー製品 (「[デバイスの比較](#)」も参照)
 - MSPM0G1518:256KB フラッシュ、128KB RAM
 - MSPM0G1519:512KB フラッシュ、128KB RAM
 - MSPM0G3518:256KB フラッシュ、128KB RAM

- MSPM0G3519:512KB フラッシュ、128KB RAM
- 開発キットとソフトウェア (「[ツールとソフトウェア](#)」も参照)
 - [LP-MSPM0G3519 LaunchPad™](#) 開発キット
 - [MSPM0 ソフトウェア開発キット \(SDK\)](#)

2 アプリケーション

- モーター制御
- 家電製品
- 無停電電源およびインバータ
- 電子 POS (EPOS) システム
- 医療 / ヘルスケア
- 試験および測定機器
- ファクトリ オートメーション / 制御
- 産業用輸送
- グリッド インフラ
- スマート メーター
- 通信モジュール
- 照明器具

3 説明

MSPM0Gx51x マイクロコントローラ (MCU) は、最大 80MHz の周波数で動作する拡張 Arm® Cortex®-M0+ 32 ビット コア プラットフォームベースにした MSP 高集積超低消費電力 32 ビット MCU ファミリーの一部です。これらの MCU は、小型パッケージまたはピン数の多いパッケージ (最大 100 ピン) で 256KB~512KB のフラッシュ メモリを必要とするアプリケーション向けに、コスト最適化と設計のフレキシビリティの組み合わせを提供します。これらのデバイスには、デュアル AN-FD コントローラ、サイバーセキュリティ イネーブラ、高性能の統合アナログが含まれており、動作温度範囲全体にわたって優れた低消費電力性能を実現します。

このデバイスは最大 512KB の組込みフラッシュ プログラム メモリ (ECC (誤り訂正符号) 内蔵)、最大 128KB の SRAM (最初の 64kB に対する ECC およびパリティ保護付き) を搭載しています。フラッシュ メモリは 2 つのメイン バンクで構成されており、現場でのファームウェア更新と 2 つのメイン バンク間でのアドレス スワップをサポートしています。

柔軟性の高いサイバーセキュリティ イネーブラを使用して、セキュア ブート、現場での安全なファームウェア更新、IP 保護 (実行専用メモリ)、キー ストレージなどをサポートできます。さまざまな AES 対称暗号モードと TRNG エントロピー ソース用にハードウェア アクセラレーションが提供されています。このサイバーセキュリティ アーキテクチャは、Arm® PSA Level 1 認定を申請中です。

最大 27 個の外部チャネルをサポートする 2 つの同時サンプリング 12 ビット 4Msps ADC、オンチップ電圧リファレンス (1.4V または 2.5V)、1 つの 12 ビット 1Msps DAC、および追加の内蔵 8 ビット リファレンス DAC を備えた低電力モードと高速モードで動作可能な 3 つのコンパレータなどの一連の高性能アナログ モジュールが搭載されています。

テキサス・インスツルメンツの MSPM0 低消費電力 MCU ファミリーは、各種のアナログおよびデジタル回路を内蔵したデバイスで構成されているため、お客様はプロジェクトのニーズを満たす MCU を見つけることができます。MSPM0 MCU ファミリーは、ARM Cortex-M0+ プラットフォームと包括的な超低消費電力のシステム アーキテクチャを組み合わせたもので、システム設計者は性能向上と消費電力低減を同時に実現できます。

MSPM0Gx51x MCU は、広範囲にわたるハードウェアおよびソフトウェアのエコシステムによってサポートされており、リファレンス デザインやコード サンプルを使って設計を迅速に開始できます。開発キットには、購入可能な [LaunchPad](#) が含まれています。また、テキサス・インスツルメンツは無償の [MSP ソフトウェア開発キット \(SDK\)](#) も提供しており、[Code Composer Studio™ IDE](#) デスクトップのコンポーネントとして利用できます。また、[TI Resource Explorer](#) ではクラウド バージョンを利用できます。MSPM0 MCU には、広範囲にわたるオンライン資料、[MSP Academy](#) によるトレーニング、[TI E2E™ サポート フォーラム](#)によるオンライン サポートも用意されています。

モジュールの詳細については、『[MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル](#)』を参照してください。

注意

電氣的な過剰ストレスや、データやコード メモリの不安定化を防止するために、デバイス レベルの ESD 仕様に従って、システム レベルの ESD 保護を適用する必要があります。詳細については、『[MSP430™ のシステム レベルの ESD 考慮事項](#)』を参照してください。このアプリケーション ノートに記載されている原則は、MSPM0 MCU に適用されます。

製品情報

部品番号	パッケージ ⁽¹⁾	パッケージ サイズ ⁽²⁾
MSPM0G1518SAWR	ZAW (nFBGA, 100)	9 mm × 9mm
MSPM0G1519SAWR		
MSPM0G3518SAWR		
MSPM0G3519SAWR		
MSPM0G1518SPZR	PZ (LQFP, 100)	16mm × 16 mm
MSPM0G1519SPZR		
MSPM0G3518SPZR		
MSPM0G3519SPZR		
MSPM0G1518SPNR	PN (LQFP, 80)	14mm × 14 mm
MSPM0G1519SPNR		
MSPM0G3518SPNR		
MSPM0G3519SPNR		
MSPM0G1518SPMR	PM (LQFP, 64)	12 mm × 12 mm
MSPM0G1518SPM		
MSPM0G1519SPMR		
MSPM0G3518SPMR		
MSPM0G3519SPMR	PT (LQFP, 48)	9mm × 9 mm
MSPM0G1518SPTR		
MSPM0G1519SPTR		
MSPM0G3518SPTR		
MSPM0G3519SPTR	RGZ (VQFN, 48)	7mm × 7 mm
MSPM0G1518SRGZR		
MSPM0G1519SRGZR		
MSPM0G3518SRGZR		
MSPM0G3519SRGZR		

製品情報 (続き)

部品番号	パッケージ ⁽¹⁾	パッケージ サイズ ⁽²⁾
MSPM0G1518S42YCJR	YCJ (DSBGA、42)	2.841 mm × 2.383mm
MSPM0G1519S42YCJR		
MSPM0G3518S42YCJR		
MSPM0G3519S42YCJR		
MSPM0G1518SRHBR	RHB (VQFN、32)	5mm × 5 mm
MSPM0G1519SRHBR		
MSPM0G3518SRHBR		
MSPM0G3519SRHBR		

- (1) 詳細については、[セクション 12](#) を参照してください。
- (2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。

4 機能ブロック図

MSPM0Gx51x の機能ブロック図に、MSPM0Gx51x の機能ブロック図を示します。




図 4-1. MSPM0Gx51x の機能ブロック図

目次

1 特長.....	1	8.10 SRAM.....	91
2 アプリケーション.....	2	8.11 GPIO.....	91
3 説明.....	2	8.12 IOMUX.....	92
4 機能ブロック図.....	5	8.13 ADC.....	92
5 デバイスの比較.....	7	8.14 温度センサ.....	93
5.1 デバイス比較チャート.....	9	8.15 VREF.....	93
6 ピン構成および機能.....	10	8.16 COMP.....	94
6.1 ピン配置図.....	10	8.17 DAC.....	95
6.2 ピン属性.....	17	8.18 セキュリティ.....	95
6.3 信号の説明.....	37	8.19 TRNG.....	96
6.4 未使用ピンの接続.....	55	8.20 AESADV.....	96
7 仕様.....	56	8.21 キーストア.....	96
7.1 絶対最大定格.....	56	8.22 CRC-P.....	96
7.2 ESD 定格.....	56	8.23 MATHACL.....	97
7.3 推奨動作条件.....	56	8.24 UART.....	97
7.4 熱に関する情報.....	57	8.25 I2C.....	98
7.5 電源電流特性.....	59	8.26 SPI.....	98
7.6 電源シーケンス.....	60	8.27 CAN-FD.....	98
7.7 フラッシュメモリの特性.....	61	8.28 低周波数サブシステム (LFSS).....	99
7.8 タイミング特性.....	62	8.29 RTC_B.....	99
7.9 クロック仕様.....	63	8.30 IWDT_B.....	100
7.10 デジタル IO.....	66	8.31 WWDT.....	100
7.11 アナログ マルチプレクサ VBOOST.....	69	8.32 タイマ (TIMx).....	101
7.12 ADC.....	70	8.33 デバイスのアナログ接続.....	103
7.13 温度センサ.....	72	8.34 入力 / 出力の回路図.....	104
7.14 VREF.....	72	8.35 シリアルワイヤ デバッグ インターフェイス.....	105
7.15 コンパレータ (COMP).....	73	8.36 ブートストラップ ロード (BSL).....	105
7.16 DAC.....	74	8.37 デバイス ファクトリ定数.....	106
7.17 I2C.....	75	8.38 識別.....	107
7.18 SPI.....	76	9 アプリケーション、実装、およびレイアウト.....	108
7.19 UART.....	78	9.1 代表的なアプリケーション.....	108
7.20 TIMx.....	78	10 デバイスおよびドキュメントのサポート.....	109
7.21 TRNG.....	78	10.1 入門と次のステップ.....	109
7.22 エミュレーションおよびデバッグ.....	79	10.2 デバイスの命名規則.....	109
8 詳細説明.....	80	10.3 ツールとソフトウェア.....	110
8.1 機能ブロック図.....	80	10.4 ドキュメントのサポート.....	111
8.2 CPU.....	81	10.5 サポート・リソース.....	111
8.3 動作モード.....	81	10.6 商標.....	111
8.4 パワー マネージメント ユニット (PMU).....	83	10.7 静電気放電に関する注意事項.....	111
8.5 クロック モジュール (CKM).....	83	10.8 用語集.....	111
8.6 DMA.....	84	11 改訂履歴.....	111
8.7 イベント.....	85	12 メカニカル、パッケージ、および注文情報.....	114
8.8 メモリ.....	86	12.1 トレイ情報.....	134
8.9 フラッシュ メモリ.....	91		

5 デバイスの比較

本データシートに記載されている各デバイスの特長は、以下の表のとおりです。

表 5-1. デバイス比較表

デバイス名 ^{(1) (4)}	フラッシュ / SRAM (KB)	QUAL ⁽²⁾	CAN	UART/I2C/SPI	ADC / CHAN	GPIO	パッケージ ⁽³⁾
MSPM0G1518SZAWR	256 / 128	S	0	7 / 3 / 3	2 / 27	94	100 nFBGA (0.8mm pitch) [9mm x 9mm]
MSPM0G1519SZAWR	512 / 128	S	0	7 / 3 / 3	2 / 27	94	
MSPM0G3518SZAWR	256 / 128	S	2	7 / 3 / 3	2 / 27	94	
MSPM0G3519SZAWR	512 / 128	S	2	7 / 3 / 3	2 / 27	94	
MSPM0G1518SPZR	256 / 128	S	0	7 / 3 / 3	2 / 27	94	100 LQFP (0.5mm pitch) [16mm x 16mm]
MSPM0G1519SPZR	512 / 128	S	0	7 / 3 / 3	2 / 27	94	
MSPM0G3518SPZR	256 / 128	S	2	7 / 3 / 3	2 / 27	94	
MSPM0G3519SPZR	512 / 128	S	2	7 / 3 / 3	2 / 27	94	
MSPM0G1518SPNR	256 / 128	S	0	7 / 3 / 3	2 / 27	74	80 LQFP (0.5mm pitch) [14mm x 14mm]
MSPM0G1519SPNR	512 / 128	S	0	7 / 3 / 3	2 / 27	74	
MSPM0G3518SPNR	256 / 128	S	2	7 / 3 / 3	2 / 27	74	
MSPM0G3519SPNR	512 / 128	S	2	7 / 3 / 3	2 / 27	74	
MSPM0G1518SPMR	256 / 128	S	0	7 / 3 / 3	2 / 27	60	64 LQFP (0.5mm pitch) [12mm x 12mm]
MSPM0G1518SPM	256 / 128	S	0	7 / 3 / 3	2 / 27	60	
MSPM0G1519SPMR	512 / 128	S	0	7 / 3 / 3	2 / 27	60	
MSPM0G3518SPMR	256 / 128	S	2	7 / 3 / 3	2 / 27	60	
MSPM0G3519SPMR	512 / 128	S	2	7 / 3 / 3	2 / 27	60	48 LQFP (0.5mm pitch) [9mm x 9mm]
MSPM0G1518SPTR	256 / 128	S	0	6 / 3 / 2	2 / 21	44	
MSPM0G1519SPTR	512 / 128	S	0	6 / 3 / 2	2 / 21	44	
MSPM0G3518SPTR	256 / 128	S	1	6 / 3 / 2	2 / 21	44	
MSPM0G3519SPTR	512 / 128	S	1	6 / 3 / 2	2 / 21	44	

表 5-1. デバイス比較表 (続き)

デバイス名 ^{(1) (4)}	フラッシュ / SRAM (KB)	QUAL ⁽²⁾	CAN	UART/I2C/SPI	ADC / CHAN	GPIO	パッケージ ⁽³⁾
MSPM0G1518SRGZR	256 / 128	S	0	6 / 3 / 2	2 / 21	44	48 VQFN (0.5mm pitch) [7mm x 7mm]
MSPM0G1519SRGZR	512 / 128	S	0	6 / 3 / 2	2 / 21	44	
MSPM0G3518SRGZR	256 / 128	S	1	6 / 3 / 2	2 / 21	44	
MSPM0G3519SRGZR	512 / 128	S	1	6 / 3 / 2	2 / 21	44	
MSPM0G1518S42YCJR	256 / 128	S	0	6 / 3 / 2	2 / 20	38	42 DSBGA (0.35mm pitch) [2.841mm x 2.383mm]
MSPM0G1519S42YCJR	512 / 128	S	0	6 / 3 / 2	2 / 20	38	
MSPM0G3518S42YCJR	256 / 128	S	2	6 / 3 / 2	2 / 20	38	
MSPM0G3519S42YCJR	512 / 128	S	2	6 / 3 / 2	2 / 20	38	
MSPM0G1518SRHBR	256 / 128	S	0	5 / 3 / 2	2 / 16	28	32 VQFN (0.5mm pitch) [5mm x 5mm]
MSPM0G1519SRHBR	512 / 128	S	0	5 / 3 / 2	2 / 16	28	
MSPM0G3518SRHBR	256 / 128	S	1	5 / 3 / 2	2 / 16	28	
MSPM0G3519SRHBR	512 / 128	S	1	5 / 3 / 2	2 / 16	28	

(1) 提供中の全デバイスに関する最新の製品、パッケージ、および注文情報については、[セクション 12](#) の「付録: パッケージ オプション」または [TI の Web サイト](#) を参照してください。

(2) デバイス認定:

- S = -40°C ~ 125°C

(3) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。公差を含めたパッケージの寸法については、[セクション 12](#) を参照してください。

(4) 型番の詳細については、[セクション 10.2](#) を参照してください。

5.1 デバイス比較チャート




図 5-1. デバイス比較チャート


6 ピン構成および機能

システム構成ツール は、ピンの多重化およびピン設定を容易にするための初期化コードを有効にしたり、構成したり、生成するグラフィカル インターフェイスを提供します。データシートに示されているピン配置図は、デバイスのピン配置を簡素化するために、主要なペリフェラル機能、内蔵デバイス機能の一部、使用可能なクロック信号を示しています。

ピンの機能の詳細については、「ピンの属性」および「信号の説明」セクションを参照してください。

6.1 ピン配置図

各パッケージ オプションの完全なピン構成および機能については、[ピン属性](#)および[信号の説明](#)を参照してください。



Not to scale

図 6-1. 100 ピン ZAW (0.8mm) (nFBGA) パッケージ図 (ボール マウント上面図)




図 6-2. 100 ピン PZ (0.5mm) (LQFP) パッケージ図




図 6-3. 80 ピン PN (0.5mm) (LQFP) パッケージ図




図 6-4. 64 ピン PM (0.5mm) (LQFP) パッケージ図




図 6-5. 48 ピン PT (0.5mm) (LQFP) パッケージ図




図 6-6. 48 ピン RGZ (0.5mm) (VQFN) パッケージ図




図 6-7. 42 ピン YCJ (0.35mm) (DSBGA) パッケージ図 (ボール マウント上面図)




図 6-8. 32 ピン RHB (0.5mm) (VQFN) パッケージ図

6.2 ピン属性

次の表に、各デバイス パッケージの各ピンで利用可能な機能を示します。

注

デバイス上の各デジタル I/O は、専用のピン制御管理レジスタ (PINCMx) に割り当てられており、ユーザーが PINCM.PF 制御ビットを使って必要なピン機能を設定できます。

デバイス上の各デジタル I/O は、専用のピン制御管理レジスタ (PINCMx) に割り当てられており、ユーザーが PINCM.PF 制御ビットを使って必要なピン機能を設定できます。IOMUX は、IOMUX による 1 つのデジタル機能をピンに同時に接続することのみをサポートしています。IOMUX 以外の管理機能 (アナログ接続など) をピンで使うことを想定している場合、IOMUX の PF と PINCM.PC を 0 に設定することをお勧めします。ただし、IOMUX 非管理信号 (アナログ入力、WAKE 入力など) は、IOMUX 管理対象のデジタル機能がピン上で有効化されると同時に、機能間に競合がない限り、ピン上で有効化できます。この場合、各ピンでイネーブルされる機能間に競合がないことを設計者が確認する必要があります。

表 6-1. IO タイプ別のデジタル IO 機能

バッファのタイプ	反転制御	駆動能力制御	ヒステリシス制御	プルアップ抵抗	プルダウン抵抗	ウェークアップロジック
SDIO (標準駆動)	Y			Y	Y	
WAKE ⁽¹⁾ 付き SDIO (標準駆動)	Y			Y	Y	Y
HDIO (高駆動)	Y	Y		Y	Y	Y
HSIO (高速)	Y	Y		Y	Y	

表 6-1. IO タイプ別のデジタル IO 機能 (続き)

バッファのタイプ	反転制御	駆動能力制御	ヒステリシス制御	プルアップ抵抗	プルダウン抵抗	ウェークアップロジック
ODIO (5V 対応のオープンドレイン)	Y		Y		Y	Y

- ウェーク付きの標準機能では、I/O を使って、最小低消費電力の SHUTDOWN モードからデバイスをウェークアップできます。すべての I/O は、それよりも高いレベルの低消費電力モードから MCU をウェークアップするように構成できます。『[MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル](#)』の「[GPIO FastWake](#)」セクションを参照してください。詳細について、『』

表 6-2. ピン属性

RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン	ピン名 /IOMUX REG/ OMUX ADDR	信号 名	IOMUX PF	信号 のタイプ	バッファの タイプ
3	B4	E2	4	4	38	6	6	NRST	NRST	(非 IOMUX 1) 0	I	リセット
									WAKE	(非 IOMUX 2) 0	I	
1	D3	F1	1	1	33	1	1	PA0 PINCM1 0x40428000	PA0	1	IO	ODIO (5V- tol)
									UART0_TX	2	O	
									I2C0_SDA	3	IOD	
									TIMA0_C0	4	IO	
									TIMA_FAL1	5	I	
									FCC_IN	6	I	
									TIMG8_C1	7	IO	
									TIMG12_C0	8	IO	
									TIMG0_C0	9	IO	
									UART5_RX	12	I	
									BSLSDA	(非 IOMUX 1) 0	IOD	
									WAKE	(非 IOMUX 2) 0	I	
2	C4	F2	2	2	34	2	2	PA1 PINCM2 0x40428004	PA1	1	IO	ODIO (5V- tol)
									UART0_RX	2	I	
									I2C0_SCL	3	IOD	
									TIMA0_C1	4	IO	
									TIMA_FAL2	5	I	
									TIMG8_IDX	6	I	
									TIMG8_C0	7	IO	
									TIMG12_C1	8	IO	
									TIMG0_C1	9	IO	
									SPI0_CS3	10	IO	
									UART5_TX	12	O	
									BSLSCL	(非 IOMUX 1) 0	IOD	
									WAKE	(非 IOMUX 2) 0	I	

表 6-2. ピン属性 (続き)

RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン	ピン名 /IOMUX REG/I OMUX ADDR	信号 名	IOMUX PF	信号 のタイプ	パッファの タイプ
6	A5	C1	8	8	42	10	15	PA2 PINCM7 0x40428018	PA2	1	IO	SDIO (標準)
									TIMG8_C1	2	IO	
									SPI0_CS0	3	IO	
									TIMG7_C1	4	IO	
									SPI1_CS0	5	IO	
									TIMA0_C3N	6	O	
									TIMA0_C2N	7	O	
									TIMA_FAL0	8	I	
									TIMA_FAL1	9	I	
									UART4_CTS	10	I	
									TIMA0_C0	11	IO	
									SPI2_POCI	12	IO	
									TIMG9_C1	13	IO	
									ROSC	(非 IOMUX 1) 0	A	
7	A6	B1	9	9	43	11	16	PA3 PINCM8 0x4042801c	PA3	1	IO	SDIO (標準)
									TIMG8_C0	2	IO	
									SPI0_CS1	3	IO	
									I2C1_SDA	4	IOD	
									TIMA0_C1	5	IO	
									COMP0_OUT	6	O	
									TIMG9_C0	7	IO	
									TIMA0_C2	8	IO	
									UART7_CTS	9	I	
									UART1_TX	10	O	
									SPI0_CS3	11	IO	
									COMP1_OUT	12	O	
									TIMG7_C0	13	IO	
									LFXIN	(非 IOMUX 1) 0	A	
8	A7	A1	10	10	44	12	17	PA4 PINCM9 0x40428020	PA4	1	IO	SDIO (標準)
									TIMG8_C1	2	IO	
									SPI0_POCI	3	IO	
									I2C1_SCL	4	IOD	
									TIMA0_C1N	5	O	
									LFCLK_IN	6	I	
									TIMG9_IDX	7	I	
									TIMA0_C3	8	IO	
									UART7_RTS	9	O	
									UART1_RX	10	I	
									SPI0_CS0	11	IO	
									SPI2_CS0	12	IO	
									TIMG7_C1	13	IO	
									LFXOUT	(非 IOMUX 1) 0	A	

表 6-2. ピン属性 (続き)

RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン	ピン名 /IOMUX REG/I OMUX ADDR	信号 名	IOMUX PF	信号 のタイプ	パッファの タイプ
9	A8	B2	11	11	45	13	18	PA5 PINCM10 0x40428024	PA5	1	IO	SDIO (標準)
									TIMG8_C0	2	IO	
									SPI0_PICO	3	IO	
									I2C1_SDA	4	IOD	
									TIMG0_C0	5	IO	
									FCC_IN	6	I	
									TIMG6_C0	7	IO	
									TIMA_FAL1	8	I	
									UART0_CTS	9	I	
									UART4_RTS	10	O	
									UART1_TX	11	O	
									SPI2_CS1	12	IO	
									HFXIN	(非 IOMUX 1) 0	A	
10	A9	A2	12	12	46	14	19	PA6 PINCM11 0x40428028	PA6	1	IO	SDIO (標準)
									TIMG8_C1	2	IO	
									SPI0_SCK	3	IO	
									I2C1_SCL	4	IOD	
									TIMG0_C1	5	IO	
									HFCLK_IN	6	I	
									TIMG6_C1	7	IO	
									TIMA_FAL0	8	I	
									UART0_RTS	9	O	
									TIMA0_C2N	10	O	
									UART1_RX	11	I	
									SPI2_CS2	12	IO	
									HFXOUT	(非 IOMUX 1) 0	A	
11	B7	D2	13	13	49	17	22	PA7 PINCM14 0x40428034	PA7	1	IO	SDIO (標準)
									COMP0_OUT	2	O	
									CLK_OUT	3	O	
									TIMG8_C0	4	IO	
									TIMA0_C2	5	IO	
									TIMG8_IDX	6	I	
									TIMG7_C1	7	IO	
									TIMA0_C1	8	IO	
									SPI0_CS2	9	IO	
									FCC_IN	10	I	
									SPI0_POCI	11	IO	

表 6-2. ピン属性 (続き)

RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン	ピン名 /IOMUX REG/I OMUX ADDR	信号 名	IOMUX PF	信号 のタイプ	パッファの タイプ
12	D10		16	16	54	22	27	PA8 PINCM19 0x40428048	PA8	1	IO	SDIO (標準)
									UART1_TX	2	O	
									SPI0_CS0	3	IO	
									I2C0_SDA	4	IOD	
									TIMA0_C0	5	IO	
									TIMA_FAL2	6	I	
									TIMA_FAL0	7	I	
									SPI0_CS3	8	IO	
									TIMG14_C2	9	I	
									HFCLK_IN	10	I	
									UART0_RTS	11	O	
									TIMA1_C0N	12	O	
13	C9	B3	17	17	55	23	28	PA9 PINCM20 0x4042804c	PA9	1	IO	HSIO (高速)
									UART1_RX	2	I	
									SPI0_PICO	3	IO	
									I2C0_SCL	4	IOD	
									TIMA0_C0N	5	O	
									CLK_OUT	6	O	
									TIMA0_C1	7	IO	
									RTC_OUT	8	O	
									TIMG14_C3	9	I	
									UART4_RTS	10	O	
									UART0_CTS	11	I	
									TIMA1_C1N	12	O	
14	E7	A3	18	18	56	28	33	PA10 PINCM21 0x40428050	PA10	1	IO	HDIO (高駆動)
									UART0_TX	2	O	
									SPI0_POCI	3	IO	
									I2C0_SDA	4	IOD	
									TIMA0_C2	5	IO	
									CLK_OUT	6	O	
									TIMG0_C0	7	IO	
									I2C1_SDA	8	IOD	
									TIMG12_C0	9	IO	
									TIMA_FAL1	10	I	
									TIMA1_C0	11	IO	
									SPI2_SCK	12	IO	
									BSLTX	(非 IOMUX 1) 0	O	
									WAKE	(非 IOMUX 2) 0	I	

表 6-2. ピン属性 (続き)

RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン	ピン名 /IOMUX REG/I OMUX ADDR	信号 名	IOMUX PF	信号 のタイプ	パッファの タイプ
15	E9	A4	19	19	57	29	34	PA11 PINCM22 0x40428054	PA11	1	IO	HDIO (高 駆動)
									UART0_RX	2	I	
									SPI0_SCK	3	IO	
									I2C0_SCL	4	IOD	
									TIMA0_C2N	5	O	
									COMP0_OUT	6	O	
									TIMG0_C1	7	IO	
									I2C1_SCL	8	IOD	
									TIMG12_C1	9	IO	
									TIMA_FAL0	10	I	
									TIMA1_C1	11	IO	
									BSLRX	(非 IOMUX 1) 0	I	
									WAKE	(非 IOMUX 2) 0	I	
16	J10	A5	27	27	5	41	51	PA12 PINCM34 0x40428084	PA12	1	IO	HSIO (高 速)
									UART3_CTS	2	I	
									SPI0_SCK	3	IO	
									COMP0_OUT	4	O	
									TIMA0_C3	5	IO	
									FCC_IN	6	I	
									TIMG0_C0	7	IO	
									SPI1_CS1	8	IO	
									SPI0_CS1	9	IO	
									UART7_CTS	10	I	
									UART1_CTS	11	I	
									CAN0_TX	12	O	
									A0_8	(非 IOMUX 1) 0	A	
17	K10	A6	28	28	6	42	52	PA13 PINCM35 0x40428088	PA13	1	IO	HSIO (高 速)
									UART3_RTS	2	O	
									SPI0_POCI	3	IO	
									UART3_RX	4	I	
									TIMA0_C3N	5	O	
									RTC_OUT	6	O	
									TIMG0_C1	7	IO	
									SPI1_CS0	8	IO	
									SPI0_CS3	9	IO	
									UART7_TX	10	O	
									UART1_RTS	11	O	
									CAN0_RX	12	I	
									A0_9	(非 IOMUX 1) 0	A	
									COMP0_IN2-	(非 IOMUX 2) 0	A	

表 6-2. ピン属性 (続き)

RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン	ピン名 /IOMUX REG/I OMUX ADDR	信号 名	IOMUX PF	信号 のタイプ	パッファの タイプ
18	K8	B5	29	29	7	43	53	PA14 PINCM36 0x4042808c	PA14	1	IO	HSIO (高 速)
									UART0_CTS	2	I	
									SPI0_PICO	3	IO	
									UART3_TX	4	O	
									TIMG12_C0	5	IO	
									CLK_OUT	6	O	
									TIMG12_C1	7	IO	
									SPI1_CS2	8	IO	
									SPI0_CS2	9	IO	
									UART7_RX	10	I	
									A0_12	(非 IOMUX 1) 0	A	
									COMP0_IN2+	(非 IOMUX 2) 0	A	
19	K7	B6	30	30	8	44	54	PA15 PINCM37 0x40428090	PA15	1	IO	SDIO (標 準)
									UART0_RTS	2	O	
									SPI1_CS2	3	IO	
									I2C1_SCL	4	IOD	
									TIMA0_C2	5	IO	
									I2C2_SCL	6	IOD	
									TIMG8_IDX	7	I	
									TIMG12_C0	8	IO	
									TIMA1_C0N	9	O	
									UART7_RTS	10	O	
									TIMA1_C0	11	IO	
									A1_0	(非 IOMUX 1) 0	A	
									DAC_OUT	(非 IOMUX 2) 0	O	
									COMP0_IN3+	(非 IOMUX 3) 0	A	
									COMP1_IN3+	(非 IOMUX 4) 0	A	
20	H7	C5	31	31	9	45	55	PA16 PINCM38 0x40428094	PA16	1	IO	SDIO (標 準)
									COMP0_OUT	2	O	
									SPI1_POCI	3	IO	
									I2C1_SDA	4	IOD	
									TIMA0_C2N	5	O	
									I2C2_SDA	6	IOD	
									FCC_IN	7	I	
									TIMG12_C1	8	IO	
									COMP2_OUT	9	O	
									UART7_CTS	10	I	
									TIMA1_C1	11	IO	
									TIMA1_C1N	12	O	
									A1_1	(非 IOMUX 1) 0	A	

表 6-2. ピン属性 (続き)

RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン	ピン名 /IOMUX REG/I OMUX ADDR	信号 名	IOMUX PF	信号 のタイプ	バッファの タイプ
21	K4	D4	32	32	10	54	69	PA17 PINCM39 0x40428098	PA17	1	IO	SDIO (WAKE 付 き標準)
									UART1_TX	2	O	
									SPI1_SCK	3	IO	
									I2C1_SCL	4	IOD	
									TIMA0_C3	5	IO	
									TIMG8_C0	7	IO	
									TIMG12_C0	8	IO	
									SPI0_CS1	9	IO	
									TIMA1_C0	10	IO	
									TIMG7_C0	11	IO	
									WAKE	(非 IOMUX 1) 0	I	
									A1_2	(非 IOMUX 2) 0	A	
									COMP0_IN1-	(非 IOMUX 3) 0	A	
22	K3	E5	33	33	11	55	70	PA18 PINCM40 0x4042809c	PA18	1	IO	SDIO (WAKE 付 き標準)
									UART1_RX	2	I	
									SPI1_PICO	3	IO	
									I2C1_SDA	4	IOD	
									TIMA0_C3N	5	O	
									TIMG8_C1	7	IO	
									TIMG12_C1	8	IO	
									SPI0_CS0	9	IO	
									TIMA1_C1	10	IO	
									TIMG7_C1	11	IO	
									BSL_invoke	(非 IOMUX 1) 0	I	
									WAKE	(非 IOMUX 2) 0	I	
									A1_3	(非 IOMUX 3) 0	A	
									COMP0_IN1+	(非 IOMUX 4) 0	A	
23	J4	E6	34	34	12	56	71	PA19 PINCM41 0x404280a0	PA19	1	IO	SDIO (標 準)
									SWDIO	2	IO	
									SPI1_POCI	3	IO	
									I2C1_SDA	4	IOD	
									TIMA0_C2	5	IO	
									TIMG0_C0	6	IO	
24	J3	F6	35	35	13	57	72	PA20 PINCM42 0x404280a4	A0_13	(非 IOMUX 1) 0	A	SDIO (標 準)
									PA20	1	IO	
									SWCLK	2	I	
									SPI1_SCK	3	IO	
									I2C1_SCL	4	IOD	
									TIMA0_C2N	5	O	
									TIMG0_C1	6	IO	
									A0_14	(非 IOMUX 1) 0	A	

表 6-2. ピン属性 (続き)

RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン	ピン名 /IOMUX REG/I OMUX ADDR	信号 名	IOMUX PF	信号 のタイプ	パッファの タイプ
25	J2	G5	39	39	17	61	76	PA21 PINCM46 0x404280b4	PA21	1	IO	SDIO (標準)
									UART7_TX	2	O	
									SPI0_CS3	3	IO	
									UART1_CTS	4	I	
									TIMA0_C0	5	IO	
									SPI1_CS1	7	IO	
									UART7_CTS	8	I	
									UART4_RTS	9	O	
									TIMG8_C0	10	IO	
									TIMG6_C0	11	IO	
									A1_7	(非 IOMUX 1) 0	A	
									COMP2_IN1-	(非 IOMUX 2) 0	A	
									VREF-	(非 IOMUX 3) 0	A	
26	H2	F5	40	40	18	62	77	PA22 PINCM47 0x404280b8	PA22	1	IO	SDIO (標準)
									UART7_RX	2	I	
									SPI0_CS2	3	IO	
									UART1_RTS	4	O	
									TIMA0_C0N	5	O	
									TIMA0_C1	7	IO	
									CLK_OUT	8	O	
									I2C0_SCL	9	IOD	
									TIMG8_C1	10	IO	
									TIMG6_C1	12	IO	
									A0_7	(非 IOMUX 1) 0	A	
27	E1	G4	43	43	24	72	92	PA23 PINCM53 0x404280d0	PA23	1	IO	SDIO (標準)
									UART7_TX	2	O	
									SPI0_CS3	3	IO	
									I2C2_SCL	4	IOD	
									TIMA0_C3	5	IO	
									TIMG8_C0	6	IO	
									UART3_CTS	8	I	
									TIMG0_C0	9	IO	
									SPI1_CS1	10	IO	
									TIMG7_C0	11	IO	
									A1_12	(非 IOMUX 1) 0	A	
									COMP1_IN1-	(非 IOMUX 2) 0	A	
									VREF+	(非 IOMUX 3) 0	A	

表 6-2. ピン属性 (続き)

RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン	ピン名 /IOMUX REG/I OMUX ADDR	信号 名	IOMUX PF	信号 のタイプ	パッファの タイプ
28	E2	F4	44	44	25	73	93	PA24 PINCM54 0x404280d4	PA24	1	IO	SDIO (標準)
									UART7_RX	2	I	
									SPI0_CS2	3	IO	
									I2C2_SDA	4	IOD	
									TIMA0_C3N	5	O	
									TIMG8_C1	6	IO	
									TIMA1_C1	7	IO	
									UART3_RTS	8	O	
									TIMG0_C1	9	IO	
									SPI1_CS2	10	IO	
									TIMG7_C1	11	IO	
									A0_3	(非 IOMUX 1) 0	A	
29	D1	F3	45	45	26	74	94	PA25 PINCM55 0x404280d8	PA25	1	IO	SDIO (標準)
									UART3_RX	2	I	
									SPI1_CS3	3	IO	
									TIMG12_C1	4	IO	
									TIMA0_C3	5	IO	
									TIMA0_C1N	6	O	
									COMP0_OUT	7	O	
									UART7_CTS	8	I	
									UART3_TX	9	O	
									A0_2	(非 IOMUX 1) 0	A	
30	C2	G3	46	46	30	78	98	PA26 PINCM59 0x404280e8	PA26	1	IO	SDIO (標準)
									UART3_TX	2	O	
									SPI1_CS0	3	IO	
									TIMG8_C0	4	IO	
									TIMA_FAL0	5	I	
									TIMA0_C3N	6	O	
									UART7_RTS	8	O	
									UART3_RX	9	I	
									CAN0_TX	10	O	
									TIMG7_C0	11	IO	
									A0_1	(非 IOMUX 1) 0	A	
31	B2	G2	47	47	31	79	99	PA27 PINCM60 0x404280ec	COMP0_IN0+	(非 IOMUX 2) 0	A	SDIO (標準)
									PA27	1	IO	
									UART3_RX	2	I	
									SPI1_CS1	3	IO	
									TIMG8_C1	4	IO	
									TIMA_FAL2	5	I	
									CLK_OUT	6	O	
									RTC_OUT	8	O	
									COMP0_OUT	9	O	
									CAN0_RX	10	I	
									TIMG7_C1	11	IO	
									A0_0	(非 IOMUX 1) 0	A	
									COMP0_IN0-	(非 IOMUX 2) 0	A	

表 6-2. ピン属性 (続き)

RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン	ピン名 /IOMUX REG/I OMUX ADDR	信号 名	IOMUX PF	信号 のタイプ	パッファの タイプ
	C3		3	3	35	3	3	PA28 PINCM3 0x40428008	PA28	1	IO	HDIO (高 駆動)
									UART0_TX	2	O	
									I2C0_SDA	3	IOD	
									TIMA0_C3	4	IO	
									TIMA_FAL0	5	I	
									TIMA0_C1	7	IO	
									TIMA1_C0	9	IO	
									TIMG14_C2	10	I	
									TIMG7_C0	11	IO	
									UART5_CTS	12	I	
									WAKE	(非 IOMUX 1) 0	I	
	B3				36	4	4	PA29 PINCM4 0x4042800c	PA29	1	IO	SDIO (標 準)
									I2C1_SCL	2	IOD	
									UART7_RTS	3	O	
									TIMG8_C0	4	IO	
									I2C2_SCL	6	IOD	
									UART0_CTS	7	I	
									SPI0_CS3	8	IO	
									TIMG6_C0	9	IO	
									TIMG14_C3	10	I	
									TIMG14_C0	11	I	
									UART5_RTS	12	O	
	D4				37	5	5	PA30 PINCM5 0x40428010	PA30	1	IO	SDIO (標 準)
									I2C1_SDA	2	IOD	
									UART7_CTS	3	I	
									TIMG8_C1	4	IO	
									I2C2_SDA	6	IOD	
									UART0_RTS	7	O	
									SPI0_CS2	8	IO	
									TIMG6_C1	9	IO	
									TIMG14_C1	11	I	
	A3		5	5	39	7	7	PA31 PINCM6 0x40428014	PA31	1	IO	SDIO (WAKE 付 き標準)
									UART0_RX	2	I	
									I2C0_SCL	3	IOD	
									TIMA0_C3N	4	O	
									TIMG12_C1	5	IO	
									CLK_OUT	6	O	
									SPI0_CS3	8	IO	
									TIMG7_C1	9	IO	
									TIMA1_C1	11	IO	
									WAKE	(非 IOMUX 1) 0	I	

表 6-2. ピン属性 (続き)

RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン	ピン名 /IOMUX REG/I OMUX ADDR	信号 名	IOMUX PF	信号 のタイプ	パッファの タイプ
	C6				47	15	20	PB0 PINCM12 0x4042802c	PB0	1	IO	SDIO (標準)
									UART0_TX	2	O	
									SPI1_CS2	3	IO	
									I2C0_SCL	4	IOD	
									TIMA0_C2	5	IO	
									TIMG0_C0	6	IO	
									SPI0_CS3	7	IO	
									TIMA1_C0	8	IO	
									TIMG14_C2	9	I	
									SPI2_CS3	12	IO	
	C7				48	16	21	PB1 PINCM13 0x40428030	PB1	1	IO	SDIO (標準)
									UART0_RX	2	I	
									SPI1_CS3	3	IO	
									I2C0_SDA	4	IOD	
									TIMA0_C2N	5	O	
									TIMG0_C1	6	IO	
									SPI0_CS2	7	IO	
									TIMA1_C1	8	IO	
									TIMG14_C3	9	I	
	C8	C3	14	14	50	18	23	PB2 PINCM15 0x40428038	PB2	1	IO	SDIO (標準)
									UART3_TX	2	O	
									UART7_CTS	3	I	
									I2C1_SCL	4	IOD	
									TIMA0_C3	5	IO	
									UART1_CTS	6	I	
									TIMG14_C0	7	I	
									UART7_TX	8	O	
									TIMG12_C0	9	IO	
									HFCLK_IN	10	I	
									SPI0_PICO	11	IO	
									TIMA1_C0	12	IO	
									TIMG6_C0	13	IO	
	D8	C2	15	15	51	19	24	PB3 PINCM16 0x4042803c	PB3	1	IO	SDIO (標準)
									UART3_RX	2	I	
									UART7_RTS	3	O	
									I2C1_SDA	4	IOD	
									TIMA0_C3N	5	O	
									UART1_RTS	6	O	
									TIMG14_C1	7	I	
									UART7_RX	8	I	
									TIMG12_C1	9	IO	
									TIMA0_C0	10	IO	
									SPI0_SCK	11	IO	
									TIMA1_C1	12	IO	
									TIMG6_C1	13	IO	

表 6-2. ピン属性 (続き)

RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン	ピン名 /IOMUX REG/I OMUX ADDR	信号 名	IOMUX PF	信号 のタイプ	バッファの タイプ
	D9				52	20	25	PB4 PINCM17 0x40428040	PB4	1	IO	SDIO (標準)
									UART1_TX	2	O	
									UART3_CTS	3	I	
									TIMA0_C1	4	IO	
									TIMA0_C2	5	IO	
									TIMG0_C0	6	IO	
									TIMA1_C0	8	IO	
									TIMA1_C0N	11	O	
									SPI2_PICO	12	IO	
	B8				53	21	26	PB5 PINCM18 0x40428044	PB5	1	IO	SDIO (標準)
									UART1_RX	2	I	
									UART3_RTS	3	O	
									TIMA0_C1N	4	O	
									TIMA0_C2N	5	O	
									TIMG0_C1	6	IO	
									TIMA1_C1	8	IO	
									TIMA1_C1N	11	O	
									SPI2_POCI	12	IO	
	E10		20	20	58	30	40	PB6 PINCM23 0x40428058	PB6	1	IO	SDIO (標準)
									UART1_TX	2	O	
									SPI1_CS0	3	IO	
									I2C2_SCL	4	IOD	
									TIMG8_C0	5	IO	
									UART7_CTS	6	I	
									TIMG14_C3	7	I	
									TIMA_FAL2	8	I	
									SPI0_CS1	9	IO	
									TIMG12_C0	10	IO	
									TIMG6_C0	11	IO	
									TIMA1_C0N	12	O	
	F8	B4	21	21	59	31	41	PB7 PINCM24 0x4042805c	PB7	1	IO	SDIO (標準)
									UART1_RX	2	I	
									SPI1_POCI	3	IO	
									I2C2_SDA	4	IOD	
									TIMG8_C1	5	IO	
									UART7_RTS	6	O	
									TIMG9_C0	7	IO	
									SPI0_CS2	9	IO	
									TIMG12_C1	10	IO	
									TIMG6_C1	11	IO	
									TIMA1_C1N	12	O	

表 6-2. ピン属性 (続き)

RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン	ピン名 /IOMUX REG/I OMUX ADDR	信号 名	IOMUX PF	信号 のタイプ	バッファの タイプ
	F9	C4	22	22	60	32	42	PB8 PINCM25 0x40428060	PB8	1	IO	SDIO (標準)
									UART1_CTS	2	I	
									SPI1_PICO	3	IO	
									I2C2_SCL	4	IOD	
									TIMA0_C0	5	IO	
									COMP0_OUT	6	O	
									TIMG9_IDX	7	I	
									COMP1_OUT	8	O	
	G7	D3	23	23	61	33	43	PB9 PINCM26 0x40428064	PB9	1	IO	SDIO (標準)
									UART1_RTS	2	O	
									SPI1_SCK	3	IO	
									I2C2_SDA	4	IOD	
									TIMA0_C0N	5	O	
									TIMA0_C1	6	IO	
									TIMG9_C1	13	IO	
	F10				62	34	44	PB10 PINCM27 0x40428068	PB10	1	IO	SDIO (標準)
									TIMG0_C0	2	IO	
									TIMG8_C0	3	IO	
									COMP0_OUT	4	O	
									UART4_TX	6	O	
									SPI1_CS3	7	IO	
									TIMG6_C0	9	IO	
									COMP1_OUT	11	O	
	G9				63	35	45	PB11 PINCM28 0x4042806c	PB11	1	IO	SDIO (標準)
									TIMG0_C1	2	IO	
									TIMG8_C1	3	IO	
									CLK_OUT	4	O	
									UART4_RX	6	I	
									SPI1_CS2	7	IO	
									TIMG6_C1	9	IO	
	G10				64	36	46	PB12 PINCM29 0x40428070	PB12	1	IO	SDIO (標準)
									UART3_TX	2	O	
									TIMA0_C2	3	IO	
									TIMA_FAL1	4	I	
									TIMA0_C1	5	IO	
									UART4_CTS	6	I	
									SPI1_CS1	7	IO	
									TIMG14_C0	10	I	
	H10				1	37	47	PB13 PINCM30 0x40428074	PB13	1	IO	SDIO (標準)
									UART3_RX	2	I	
									TIMA0_C3	3	IO	
									TIMG12_C0	4	IO	
									TIMA0_C1N	5	O	
									UART4_RTS	6	O	
									SPI1_CS0	7	IO	
									TIMG14_C1	10	I	

表 6-2. ピン属性 (続き)

RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン	ピン名 /IOMUX REG/I OMUX ADDR	信号 名	IOMUX PF	信号 のタイプ	パッファの タイプ
	J9		24	24	2	38	48	PB14 PINCM31 0x40428078	PB14	1	IO	SDIO (標準)
									SPI1_CS3	2	IO	
									SPI1_POCI	3	IO	
									TIMG12_C1	4	IO	
									TIMA0_C0	5	IO	
									TIMG8_IDX	6	I	
									SPI0_CS3	7	IO	
	G8		25	25	3	39	49	PB15 PINCM32 0x4042807c	PB15	1	IO	SDIO (標準)
									UART7_TX	2	O	
									SPI1_PICO	3	IO	
									UART3_CTS	4	I	
									TIMG8_C0	5	IO	
									I2C2_SCL	7	IOD	
									TIMG7_C0	11	IO	
	J8		26	26	4	40	50	PB16 PINCM33 0x40428080	PB16	1	IO	SDIO (標準)
									UART7_RX	2	I	
									SPI1_SCK	3	IO	
									UART3_RTS	4	O	
									TIMG8_C1	5	IO	
									I2C2_SDA	7	IOD	
									TIMG7_C1	11	IO	
	K2	G6	36	36	14	58	73	PB17 PINCM43 0x404280a8	PB17	1	IO	SDIO (標準)
									UART7_TX	2	O	
									SPI0_PICO	3	IO	
									I2C0_SCL	4	IOD	
									TIMA0_C2	5	IO	
									TIMG0_C0	6	IO	
									SPI1_CS1	7	IO	
									UART4_TX	8	O	
									TIMG14_C2	9	I	
									TIMA1_C0	11	IO	
									A1_4	(非 IOMUX 1) 0	A	
									COMP1_IN2-	(非 IOMUX 2) 0	A	
	K1	D5	37	37	15	59	74	PB18 PINCM44 0x404280ac	PB18	1	IO	SDIO (標準)
									UART7_RX	2	I	
									SPI0_SCK	3	IO	
									I2C0_SDA	4	IOD	
									TIMA0_C2N	5	O	
									TIMG0_C1	6	IO	
									SPI1_CS2	7	IO	
									UART4_RX	8	I	
									TIMG14_C3	9	I	
									TIMA1_C1	11	IO	
									A1_5	(非 IOMUX 1) 0	A	
									COMP1_IN2+	(非 IOMUX 2) 0	A	

表 6-2. ピン属性 (続き)

RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン	ピン名 /IOMUX REG/I OMUX ADDR	信号 名	IOMUX PF	信号 のタイプ	パッファの タイプ
	J1	E4	38	38	16	60	75	PB19 PINCM45 0x404280b0	PB19	1	IO	SDIO (標準)
									COMP0_OUT	2	O	
									SPI0_POCI	3	IO	
									TIMG8_C1	4	IO	
									UART0_CTS	5	I	
									COMP2_OUT	6	O	
									TIMG8_IDX	7	I	
									UART7_CTS	8	I	
									UART4_CTS	9	I	
									SPI1_CS3	10	IO	
									TIMG7_C1	11	IO	
									A1_6	(非 IOMUX 1) 0	A	
									COMP2_IN1+	(非 IOMUX 2) 0	A	
	F3	E3	41	41	19	67	82	PB20 PINCM48 0x404280bc	PB20	1	IO	SDIO (標準)
									SPI0_CS2	2	IO	
									SPI1_CS0	3	IO	
									TIMG12_C0	4	IO	
									TIMA0_C2	5	IO	
									TIMA_FAL1	6	I	
									TIMA0_C1	7	IO	
									UART7_RTS	8	O	
									I2C0_SDA	9	IOD	
									TIMA1_C1N	10	O	
									A0_6	(非 IOMUX 1) 0	A	
	G2				20	68	83	PB21 PINCM49 0x404280c0	PB21	1	IO	SDIO (標準)
									UART4_TX	2	O	
									SPI1_POCI	3	IO	
									I2C0_SCL	4	IOD	
									TIMG8_C0	5	IO	
									UART1_TX	6	O	
									CAN1_TX	7	O	
									UART6_RX	9	I	
									A1_8	(非 IOMUX 1) 0	A	
									COMP2_IN0+	(非 IOMUX 2) 0	A	
	H1				21	69	84	PB22 PINCM50 0x404280c4	PB22	1	IO	SDIO (標準)
									UART4_RX	2	I	
									SPI1_PICO	3	IO	
									I2C0_SDA	4	IOD	
									TIMG8_C1	5	IO	
									UART1_RX	6	I	
									CAN1_RX	7	I	
									UART6_TX	9	O	
									A1_10	(非 IOMUX 1) 0	A	
									COMP2_IN0-	(非 IOMUX 2) 0	A	

表 6-2. ピン属性 (続き)

RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン	ピン名 /IOMUX REG/I OMUX ADDR	信号 名	IOMUX PF	信号 のタイプ	パッファの タイプ
	G1				22	70	85	PB23 PINCM51 0x404280c8	PB23	1	IO	SDIO (標準)
									UART1_CTS	2	I	
									SPI1_SCK	3	IO	
									TIMA_FAL0	4	I	
									COMP0_OUT	5	O	
									UART6_CTS	9	I	
									A1_11	(非 IOMUX 1) 0	A	
	F2		42	42	23	71	86	PB24 PINCM52 0x404280cc	PB24	1	IO	SDIO (標準)
									SPI0_CS3	2	IO	
									SPI0_CS1	3	IO	
									TIMG12_C1	4	IO	
									TIMA0_C3	5	IO	
									TIMA0_C1N	6	O	
									SPI1_CS1	7	IO	
									UART7_RTS	8	O	
									UART6_RTS	9	O	
									TIMA1_C0N	10	O	
									A0_5	(非 IOMUX 1) 0	A	
									COMP1_IN1+	(非 IOMUX 2) 0	A	
	C1				27	75	95	PB25 PINCM56 0x404280dc	PB25	1	IO	SDIO (標準)
									UART0_CTS	2	I	
									SPI0_CS0	3	IO	
									TIMA_FAL0	4	I	
									TIMA_FAL1	5	I	
									TIMA_FAL2	6	I	
									COMP0_OUT	7	O	
									FCC_IN	8	I	
									A0_4	(非 IOMUX 1) 0	A	
	B1				28	76	96	PB26 PINCM57 0x404280e0	PB26	1	IO	SDIO (標準)
									UART0_RTS	2	O	
									SPI0_CS1	3	IO	
									TIMA0_C0	4	IO	
									TIMA0_C3	5	IO	
									COMP0_OUT	7	O	
									FCC_IN	8	I	
									TIMA1_C0	9	IO	
									TIMG6_C0	11	IO	
									A1_13	(非 IOMUX 1) 0	A	
									COMP1_IN0+	(非 IOMUX 2) 0	A	

表 6-2. ピン属性 (続き)

RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン	ピン名 /IOMUX REG/I OMUX ADDR	信号 名	IOMUX PF	信号 のタイプ	バッファの タイプ
	D2				29	77	97	PB27 PINCM58 0x404280e4	PB27	1	IO	SDIO (標準)
									COMP0_OUT	2	O	
									SPI1_CS1	3	IO	
									TIMA0_C0N	4	O	
									TIMA0_C3N	5	O	
									COMP2_OUT	6	O	
									TIMA1_C1	9	IO	
									TIMG6_C1	11	IO	
									A1_14	(非 IOMUX 1) 0	A	
									COMP1_IN0-	(非 IOMUX 2) 0	A	
	E8					24	29	PB28 PINCM65 0x40428100	PB28	1	IO	SDIO (標準)
									I2C2_SCL	2	IOD	
									SPI1_CS0	3	IO	
									TIMA_FAL0	4	I	
									TIMA0_C0	5	IO	
									TIMG0_C0	6	IO	
									UART5_RX	7	I	
									TIMG14_C0	10	I	
									UART6_RX	12	I	
	B9					25	30	PB29 PINCM66 0x40428104	PB29	1	IO	SDIO (標準)
									I2C2_SDA	2	IOD	
									SPI1_POCI	3	IO	
									TIMA_FAL1	4	I	
									TIMA0_C0N	5	O	
									TIMG0_C1	6	IO	
									UART5_TX	7	O	
									TIMG9_C0	8	IO	
									TIMG14_C1	10	I	
									UART6_TX	12	O	
	D7					26	31	PB30 PINCM67 0x40428108	PB30	1	IO	SDIO (標準)
									UART1_CTS	2	I	
									SPI1_PICO	3	IO	
									TIMA_FAL2	4	I	
									TIMA0_C1	5	IO	
									UART5_CTS	7	I	
									TIMG9_C1	8	IO	
									TIMG14_C2	9	I	
									UART6_CTS	12	I	
	A10					27	32	PB31 PINCM68 0x4042810c	PB31	1	IO	SDIO (標準)
									UART1_RTS	2	O	
									SPI1_SCK	3	IO	
									TIMG8_IDX	4	I	
									TIMA0_C1N	5	O	
									UART5_RTS	7	O	
									TIMG9_IDX	8	I	
									TIMG14_C3	9	I	
									UART6_RTS	12	O	

表 6-2. ピン属性 (続き)

RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン	ピン名 /IOMUX REG/I OMUX ADDR	信号 名	IOMUX PF	信号 のタイプ	バッファの タイプ
	J7					46	56	PC0 PINCM74 0x40428124	PC0	1	IO	SDIO (標準)
									UART1_TX	2	O	
									SPI1_CS3	3	IO	
									TIMG8_C0	4	IO	
									TIMA0_C2	5	IO	
	H8					47	57	PC1 PINCM75 0x40428128	PC1	1	IO	SDIO (標準)
									UART1_RX	2	I	
									SPI1_CS2	3	IO	
									TIMG8_C1	4	IO	
									TIMA0_C2N	5	O	
	H5					50	65	PC2 PINCM76 0x4042812c	PC2	1	IO	SDIO (標準)
									I2C2_SCL	2	IOD	
									SPI1_CS0	3	IO	
									TIMA_FAL0	4	I	
									TIMA0_C0	5	IO	
									TIMG0_C0	6	IO	
	H4					51	66	PC3 PINCM77 0x40428130	PC3	1	IO	SDIO (標準)
									I2C2_SDA	2	IOD	
									SPI1_CS1	3	IO	
									TIMA_FAL1	4	I	
									TIMA0_C0N	5	O	
									TIMG0_C1	6	IO	
	G6					52	67	PC4 PINCM78 0x40428134	PC4	1	IO	SDIO (標準)
									UART3_CTS	2	I	
									SPI1_CS2	3	IO	
									TIMA_FAL2	4	I	
									TIMA0_C1	5	IO	
									TIMG14_C2	7	I	
	G5					53	68	PC5 PINCM79 0x40428138	PC5	1	IO	SDIO (標準)
									UART3_RTS	2	O	
									SPI1_CS3	3	IO	
									TIMG8_IDX	4	I	
									TIMA0_C1N	5	O	
									TIMG14_C3	7	I	
	H3					63	78	PC6 PINCM84 0x4042814c	PC6	1	IO	SDIO (標準)
									UART3_TX	2	O	
									SPI0_CS1	3	IO	
									TIMG8_C0	4	IO	
									TIMA0_C0	5	IO	SDIO (標準)
	G3					64	79	PC7 PINCM85 0x40428150	PC7	1	IO	
									UART3_RX	2	I	
									SPI0_CS0	3	IO	
									TIMG8_C1	4	IO	
									TIMA0_C0N	5	O	
	G4					65	80	PC8 PINCM86 0x40428154	PC8	1	IO	SDIO (標準)
									UART3_CTS	2	I	
									SPI1_CS2	3	IO	
									TIMA0_C1	5	IO	

表 6-2. ピン属性 (続き)

RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン	ピン名 /IOMUX REG/I OMUX ADDR	信号 名	IOMUX PF	信号 のタイプ	バッファの タイプ
	F4					66	81	PC9 PINCM87 0x40428158	PC9 UART3_RTS SPI1_CS1 TIMA0_C1N	1 2 3 5	IO O IO O	SDIO (標準)
	F5						87	PC10 PINCM88 0x4042815c	PC10 TIMG9_C0 UART6_RX	1 7 8	IO IO I	SDIO (標準)
	E5						88	PC11 PINCM89 0x40428160	PC11 TIMG9_C1 UART6_TX	1 7 8	IO IO O	SDIO (標準)
	C5						10	PC12 PINCM61 0x404280f0	PC12	1	IO	SDIO (標準)
	D5						12	PC13 PINCM62 0x404280f4	PC13 SPI2_PICO	1 12	IO IO	SDIO (標準)
	B6						13	PC14 PINCM63 0x404280f8	PC14 TIMG9_C1 SPI2_SCK	1 7 12	IO IO IO	SDIO (標準)
	B5						11	PC15 PINCM64 0x404280fc	PC15	1	IO	SDIO (標準)
	E6						35	PC16 PINCM69 0x40428110	PC16	1	IO	SDIO (標準)
	B10						36	PC17 PINCM70 0x40428114	PC17 TIMG14_C2	1 7	IO I	SDIO (標準)
	C10						38	PC18 PINCM71 0x40428118	PC18	1	IO	SDIO (標準)
	F7						39	PC19 PINCM72 0x4042811c	PC19 TIMG9_C1	1 7	IO IO	SDIO (標準)
	H9						58	PC20 PINCM73 0x40428120	PC20	1	IO	SDIO (標準)
	H6	C6					59	PC21 PINCM80 0x4042813c	PC21 CAN1_TX	1 7	IO O	SDIO (標準)
	K5	D6					60	PC22 PINCM81 0x40428140	PC22 CAN1_RX	1 7	IO I	SDIO (標準)
	J6						61	PC23 PINCM82 0x40428144	PC23	1	IO	SDIO (標準)
	J5						62	PC24 PINCM83 0x40428148	PC24	1	IO	SDIO (標準)
	E4						89	PC25 PINCM90 0x40428164	PC25 TIMG9_IDX UART6_CTS	1 7 8	IO I I	SDIO (標準)

表 6-2. ピン属性 (続き)

RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン	ピン名 /IOMUX REG/I OMUX ADDR	信号 名	IOMUX PF	信号 のタイプ	パッファの タイプ
	F1						90	PC26 PINCM91 0x40428168	PC26 CAN1_TX UART6_RTS	1 7 8	IO O O	SDIO (標 準)
	E3						91	PC27 PINCM92 0x4042816c	PC27 CAN1_RX	1 7	IO I	SDIO (標 準)
	D6						14	PC28 PINCM93 0x40428170	PC28 UART5_RX	1 7	IO I	SDIO (標 準)
	F6						37	PC29 PINCM94 0x40428174	PC29 UART5_TX	1 7	IO O	SDIO (標 準)
32	A1	G1	48	48	32	80	100	VCORE	VCORE	(非 IOMUX 1) 0	PWR	PWR
4	A4, K6	E1	6	6	40	49, 8	64, 8	VDD	VDD	(非 IOMUX 1) 0	PWR	PWR
5	A2, K9	D1	7	7	41	48, 9	63, 9	VSS	VSS	(非 IOMUX 1) 0	PWR	PWR

6.3 信号の説明

多くの MSPM0 信号は、複数のデバイスピンで利用可能になります。次に列ヘッダーについて説明します。

1. **信号名:** 指定されたピンのいずれかに接続できる信号の名前。
2. **ピンの種類:** 信号の方向と信号のタイプ:
 - I = 入力
 - O = 出力
 - IO = 入力、出力、または同時に入力と出力
 - ID = 入力、オープンドレイン動作付き
 - OD = 出力、オープンドレイン動作付き
 - IOD = 入力、出力、または同時に入力と出力、オープンドレイン動作付き
 - A = アナログ
 - PWR = 電源機能
3. **説明:** 信号の説明。
4. **ピン:** 関連するピン番号。

ピン多重化方式の詳細については、『』と『[MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル](#)』の「IOMUX」の章を参照してください。

注

IOMUX は、IOMUX による 1 つのデジタル機能をピンに同時に接続することのみをサポートしています。ただし、IOMUX 非管理信号 (アナログ入力、WAKE 入力など) は、このピンにおいて IOMUX 管理デジタル機能が有効化されると同時に、このピンで有効化できます。この場合、各ピンでイネーブルされる機能間に競合がないことを設計者が確認する必要があります。

表 6-3. A/D コンバータ (ADC) 信号の説明

信号 名	ピン の種類	説明	RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン
A0_0	A	ADC0 アナログ入力チャンネル 0	31	B2	G2	47	47	31	79	99
A0_1	A	ADC0 アナログ入力チャンネル 1	30	C2	G3	46	46	30	78	98
A0_2	A	ADC0 アナログ入力チャンネル 2	29	D1	F3	45	45	26	74	94
A0_3	A	ADC0 アナログ入力チャンネル 3	28	E2	F4	44	44	25	73	93

表 6-3. A/D コンバータ (ADC) 信号の説明 (続き)

信号名	ピンの種類	説明	RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン
A0_4	A	ADC0 アナログ入力チャンネル 4		C1				27	75	95
A0_5	A	ADC0 アナログ入力チャンネル 5		F2		42	42	23	71	86
A0_6	A	ADC0 アナログ入力チャンネル 6		F3	E3	41	41	19	67	82
A0_7	A	ADC0 アナログ入力チャンネル 7	26	H2	F5	40	40	18	62	77
A0_8	A	ADC0 アナログ入力チャンネル 8	16	J10	A5	27	27	5	41	51
A0_9	A	ADC0 アナログ入力チャンネル 9	17	K10	A6	28	28	6	42	52
A0_12	A	ADC0 アナログ入力チャンネル 12	18	K8	B5	29	29	7	43	53
A0_13	A	ADC0 アナログ入力チャンネル 13	23	J4	E6	34	34	12	56	71
A0_14	A	ADC0 アナログ入力チャンネル 14	24	J3	F6	35	35	13	57	72
A1_0	A	ADC1 アナログ入力チャンネル 0	19	K7	B6	30	30	8	44	54
A1_1	A	ADC1 アナログ入力チャンネル 1	20	H7	C5	31	31	9	45	55
A1_2	A	ADC1 アナログ入力チャンネル 2	21	K4	D4	32	32	10	54	69
A1_3	A	ADC1 アナログ入力チャンネル 3	22	K3	E5	33	33	11	55	70
A1_4	A	ADC1 アナログ入力チャンネル 4		K2	G6	36	36	14	58	73
A1_5	A	ADC1 アナログ入力チャンネル 5		K1	D5	37	37	15	59	74
A1_6	A	ADC1 アナログ入力チャンネル 6		J1	E4	38	38	16	60	75
A1_7	A	ADC1 アナログ入力チャンネル 7	25	J2	G5	39	39	17	61	76
A1_8	A	ADC1 アナログ入力チャンネル 8		G2				20	68	83
A1_10	A	ADC1 アナログ入力チャンネル 10		H1				21	69	84
A1_11	A	ADC1 アナログ入力チャンネル 11		G1				22	70	85
A1_12	A	ADC1 アナログ入力チャンネル 12	27	E1	G4	43	43	24	72	92
A1_13	A	ADC1 アナログ入力チャンネル 13		B1				28	76	96
A1_14	A	ADC1 アナログ入力チャンネル 14		D2				29	77	97

表 6-4. ブートストラップ ロード (BSL) 信号の説明

信号名	ピンの種類	説明	RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン
BSLRX	I	BSL UART 受信信号 (RXD)	15	E9	A4	19	19	57	29	34
BSLSCL	IOD	BSL I2C クロック信号 (SCL)	2	C4	F2	2	2	34	2	2
BSLSDA	IOD	BSL I2C データ信号 (SDA)	1	D3	F1	1	1	33	1	1
BSLTX	O	BSL UART の送信信号 (TXD)	14	E7	A3	18	18	56	28	33
BSL_invoke	I	BSL 起動信号 (BSL がイネーブルの場合、BSL エントリの間は BOOTRST 中は High、BSL エントリを防止するために BOOTRST 中は Low になっている必要があります)	22	K3	E5	33	33	11	55	70

表 6-5. クロック モジュール (CKM) 信号の説明

信号名	ピンの種類	説明	RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン
CLK_OUT	O	PMCU の CLK_OUT デジタル クロック出力	11、 13、 14、 18、 26、 31	A3、 B2、 B7、 C9、 E7、 G9、 H2、 K8	A3、 B3、 B5、 D2、 F5、 G2	13、 17、 18、 29、 40、 47、 5	13、 17、 18、 29、 40、 47、 5	18、 31、 39、 49、 55、 56、 63、 7	17、 23、 28、 35、 43、 62、 7、 79	22、 28、 33、 45、 53、 7、 77、 99
FCC_IN	I	周波数クロック カウンタ (FCC) 入力信号	1、 11、 16、 20、 9	A8、 B1、 B7、 C1、 D3、 H7、 J10	A5、 B2、 C5、 D2、 F1	1、 11、 13、 27、 31	1、 11、 13、 27、 31	27、 28、 33、 45、 49、 5、 9	1、 13、 17、 41、 45、 75、 76	1、 18、 22、 51、 55、 95、 96
HFCLK_IN	I	高周波数デジタル クロック入力信号	10、 12	A9、 C8、 D10	A2、 C3	12、 14、 16	12、 14、 16	46、 50、 54	14、 18、 22	19、 23、 27
HFXIN	A	高周波数水晶発振器 (HFXT) 信号	9	A8	B2	11	11	45	13	18
HFXOUT	A	高周波数水晶発振器 (HFXT) 信号	10	A9	A2	12	12	46	14	19
LFCLK_IN	I	低周波数デジタル クロック入力信号	8	A7	A1	10	10	44	12	17
LFXIN	A	低周波数水晶発振器 (LFXT) 信号	7	A6	B1	9	9	43	11	16
LFXOUT	A	低周波数水晶発振器 (LFXT) 信号	8	A7	A1	10	10	44	12	17
ROSC	A	SYSOSC 周波数補正ループ (FCL) 外部抵抗信号	6	A5	C1	8	8	42	10	15

表 6-6. コンパレータ (COMP) 信号の説明

信号名	ピンの種類	説明	RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン
COMP0_OUT	O	COMP0 デジタル出力信号	11、 15、 16、 20、 29、 31、 7	A6、 B1、 B2、 B7、 C1、 D1、 D2、 E9、 F10、 F9、 G1、 H7、 J1、 J10	A4、 A5、 B1、 C4、 C5、 D2、 E4、 F3、 G2	13、 19、 22、 27、 31、 38、 45、 47、 9	13、 19、 22、 27、 31、 38、 45、 47、 9	16、 22、 26、 27、 28、 29、 31、 43、 49、 5、 57、 60、 62、 9	11、 17、 29、 32、 34、 41、 45、 60、 70、 74、 75、 76、 77、 79	16、 22、 34、 42、 44、 51、 55、 75、 85、 94、 95、 96、 97、 99
COMP1_OUT	O	COMP1 デジタル出力信号	7	A6、 F10、 F9	B1、 C4	22、 9	22、 9	43、 60、 62	11、 32、 34	16、 42、 44
COMP2_OUT	O	COMP2 デジタル出力信号	20	D2、 H7、 J1	C5、 E4	31、 38	31、 38	16、 29、 9	45、 60、 77	55、 75、 97
COMP0_IN0+	A	COMP0 非反転入力チャンネル 0	30	C2	G3	46	46	30	78	98
COMP0_IN0-	A	COMP0 反転入力チャンネル 0	31	B2	G2	47	47	31	79	99
COMP0_IN1+	A	COMP0 非反転入力チャンネル 1	22	K3	E5	33	33	11	55	70
COMP0_IN1-	A	COMP0 反転入力チャンネル 1	21	K4	D4	32	32	10	54	69

表 6-6. コンパレータ (COMP) 信号の説明 (続き)

信号名	ピンの種類	説明	RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン
COMP0_IN2+	A	COMP0 非反転入力チャンネル 2	18	K8	B5	29	29	7	43	53
COMP0_IN2-	A	COMP0 反転入力チャンネル 2	17	K10	A6	28	28	6	42	52
COMP0_IN3+	A	COMP0 非反転入力チャンネル 3	19	K7	B6	30	30	8	44	54
COMP1_IN0+	A	COMP1 非反転入力チャンネル 0		B1				28	76	96
COMP1_IN0-	A	COMP1 反転入力チャンネル 0		D2				29	77	97
COMP1_IN1+	A	COMP1 非反転入力チャンネル 1		F2		42	42	23	71	86
COMP1_IN1-	A	COMP1 反転入力チャンネル 1	27	E1	G4	43	43	24	72	92
COMP1_IN2+	A	COMP1 非反転入力チャンネル 2		K1	D5	37	37	15	59	74
COMP1_IN2-	A	COMP1 反転入力チャンネル 2		K2	G6	36	36	14	58	73
COMP1_IN3+	A	COMP1 非反転入力チャンネル 3	19	K7	B6	30	30	8	44	54
COMP2_IN0+	A	COMP2 非反転入力チャンネル 0		G2				20	68	83
COMP2_IN0-	A	COMP2 反転入力チャンネル 0		H1				21	69	84
COMP2_IN1+	A	COMP2 非反転入力チャンネル 1		J1	E4	38	38	16	60	75
COMP2_IN1-	A	COMP2 反転入力チャンネル 1	25	J2	G5	39	39	17	61	76

表 6-7. コントローラ エリア ネットワーク (CAN-FD) 信号の説明

信号名	ピンの種類	説明	RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン
CAN0_RX	I	CAN0 受信信号 (TXD)	17、31	B2、 K10	A6、 G2	28、47	28、47	31、6	42、79	52、99
CAN0_TX	O	CAN0 送信信号 (TXD)	16、30	C2、 J10	A5、 G3	27、46	27、46	30、5	41、78	51、98
CAN1_RX	I	CAN1 受信信号 (TXD)		E3、 H1、K5	D6			21	69	60、 84、91
CAN1_TX	O	CAN1 送信信号 (TXD)		F1、 G2、 H6	C6			20	68	59、 83、90

表 6-8. D/A コンバータ (DAC) 信号の説明

信号名	ピンの種類	説明	RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン
DAC_OUT	O	DAC 出力	19	K7	B6	30	30	8	44	54

表 6-9. 汎用入出力モジュール信号の説明

信号名	ピンの種類	説明	RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン
PA0	IO	GPIO ポート A 入出力 0	1	D3	F1	1	1	33	1	1
PA1	IO	GPIO ポート A 入出力 1	2	C4	F2	2	2	34	2	2
PA2	IO	GPIO ポート A 入出力 2	6	A5	C1	8	8	42	10	15
PA3	IO	GPIO ポート A 入出力 3	7	A6	B1	9	9	43	11	16
PA4	IO	GPIO ポート A 入出力 4	8	A7	A1	10	10	44	12	17
PA5	IO	GPIO ポート A 入出力 5	9	A8	B2	11	11	45	13	18
PA6	IO	GPIO ポート A 入出力 6	10	A9	A2	12	12	46	14	19
PA7	IO	GPIO ポート A 入出力 7	11	B7	D2	13	13	49	17	22

表 6-9. 汎用入出力モジュール信号の説明 (続き)

信号名	ピンの種類	説明	RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン
PA8	IO	GPIO ポート A 入出力 8	12	D10		16	16	54	22	27
PA9	IO	GPIO ポート A 入出力 9	13	C9	B3	17	17	55	23	28
PA10	IO	GPIO ポート A 入出力 10	14	E7	A3	18	18	56	28	33
PA11	IO	GPIO ポート A 入出力 11	15	E9	A4	19	19	57	29	34
PA12	IO	GPIO ポート A 入出力 12	16	J10	A5	27	27	5	41	51
PA13	IO	GPIO ポート A 入出力 13	17	K10	A6	28	28	6	42	52
PA14	IO	GPIO ポート A 入出力 14	18	K8	B5	29	29	7	43	53
PA15	IO	GPIO ポート A 入出力 15	19	K7	B6	30	30	8	44	54
PA16	IO	GPIO ポート A 入出力 16	20	H7	C5	31	31	9	45	55
PA17	IO	GPIO ポート A 入出力 17	21	K4	D4	32	32	10	54	69
PA18	IO	GPIO ポート A 入出力 18	22	K3	E5	33	33	11	55	70
PA19	IO	GPIO ポート A 入出力 19	23	J4	E6	34	34	12	56	71
PA20	IO	GPIO ポート A 入出力 20	24	J3	F6	35	35	13	57	72
PA21	IO	GPIO ポート A 入出力 21	25	J2	G5	39	39	17	61	76
PA22	IO	GPIO ポート A 入出力 22	26	H2	F5	40	40	18	62	77
PA23	IO	GPIO ポート A 入出力 23	27	E1	G4	43	43	24	72	92
PA24	IO	GPIO ポート A 入出力 24	28	E2	F4	44	44	25	73	93
PA25	IO	GPIO ポート A 入出力 25	29	D1	F3	45	45	26	74	94
PA26	IO	GPIO ポート A 入出力 26	30	C2	G3	46	46	30	78	98
PA27	IO	GPIO ポート A 入出力 27	31	B2	G2	47	47	31	79	99
PA28	IO	GPIO ポート A 入出力 28		C3		3	3	35	3	3
PA29	IO	GPIO ポート A 入出力 29		B3				36	4	4
PA30	IO	GPIO ポート A 入出力 30		D4				37	5	5
PA31	IO	GPIO ポート A 入出力 31		A3		5	5	39	7	7
PB0	IO	GPIO ポート B 入出力 0		C6				47	15	20
PB1	IO	GPIO ポート B 入出力 1		C7				48	16	21
PB2	IO	GPIO ポート B 入出力 2		C8	C3	14	14	50	18	23
PB3	IO	GPIO ポート B 入出力 3		D8	C2	15	15	51	19	24
PB4	IO	GPIO ポート B 入出力 4		D9				52	20	25
PB5	IO	GPIO ポート B 入出力 5		B8				53	21	26
PB6	IO	GPIO ポート B 入出力 6		E10		20	20	58	30	40
PB7	IO	GPIO ポート B 入出力 7		F8	B4	21	21	59	31	41
PB8	IO	GPIO ポート B 入出力 8		F9	C4	22	22	60	32	42
PB9	IO	GPIO ポート B 入出力 9		G7	D3	23	23	61	33	43
PB10	IO	GPIO ポート B 入出力 10		F10				62	34	44
PB11	IO	GPIO ポート B 入出力 11		G9				63	35	45
PB12	IO	GPIO ポート B 入出力 12		G10				64	36	46
PB13	IO	GPIO ポート B 入出力 13		H10				1	37	47
PB14	IO	GPIO ポート B 入出力 14		J9		24	24	2	38	48
PB15	IO	GPIO ポート B 入出力 15		G8		25	25	3	39	49
PB16	IO	GPIO ポート B 入出力 16		J8		26	26	4	40	50
PB17	IO	GPIO ポート B 入出力 17		K2	G6	36	36	14	58	73

表 6-9. 汎用入出力モジュール信号の説明 (続き)

信号名	ピンの種類	説明	RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン
PB18	IO	GPIO ポート B 入出力 18		K1	D5	37	37	15	59	74
PB19	IO	GPIO ポート B 入出力 19		J1	E4	38	38	16	60	75
PB20	IO	GPIO ポート B 入出力 20		F3	E3	41	41	19	67	82
PB21	IO	GPIO ポート B 入出力 21		G2				20	68	83
PB22	IO	GPIO ポート B 入出力 22		H1				21	69	84
PB23	IO	GPIO ポート B 入出力 23		G1				22	70	85
PB24	IO	GPIO ポート B 入出力 24		F2		42	42	23	71	86
PB25	IO	GPIO ポート B 入出力 25		C1				27	75	95
PB26	IO	GPIO ポート B 入出力 26		B1				28	76	96
PB27	IO	GPIO ポート B 入出力 27		D2				29	77	97
PB28	IO	GPIO ポート B 入出力 28		E8					24	29
PB29	IO	GPIO ポート B 入出力 29		B9					25	30
PB30	IO	GPIO ポート B 入出力 30		D7					26	31
PB31	IO	GPIO ポート B 入出力 31		A10					27	32
PC0	IO	GPIO ポート C 入出力 0		J7					46	56
PC1	IO	GPIO ポート C 入出力 1		H8					47	57
PC2	IO	GPIO ポート C 入出力 2		H5					50	65
PC3	IO	GPIO ポート C 入出力 3		H4					51	66
PC4	IO	GPIO ポート C 入出力 4		G6					52	67
PC5	IO	GPIO ポート C 入出力 5		G5					53	68
PC6	IO	GPIO ポート C 入出力 6		H3					63	78
PC7	IO	GPIO ポート C 入出力 7		G3					64	79
PC8	IO	GPIO ポート C 入出力 8		G4					65	80
PC9	IO	GPIO ポート C 入出力 9		F4					66	81
PC10	IO	GPIO ポート C 入出力 10		F5						87
PC11	IO	GPIO ポート C 入出力 11		E5						88
PC12	IO	GPIO ポート C 入出力 12		C5						10
PC13	IO	GPIO ポート C 入出力 13		D5						12
PC14	IO	GPIO ポート C 入出力 14		B6						13
PC15	IO	GPIO ポート C 入出力 15		B5						11
PC16	IO	GPIO ポート C 入出力 16		E6						35
PC17	IO	GPIO ポート C 入出力 17		B10						36
PC18	IO	GPIO ポート C 入出力 18		C10						38
PC19	IO	GPIO ポート C 入出力 19		F7						39
PC20	IO	GPIO ポート C 入出力 20		H9						58
PC21	IO	GPIO ポート C 入出力 21		H6	C6					59
PC22	IO	GPIO ポート C 入出力 22		K5	D6					60
PC23	IO	GPIO ポート C 入出力 23		J6						61
PC24	IO	GPIO ポート C 入出力 24		J5						62
PC25	IO	GPIO ポート C 入出力 25		E4						89
PC26	IO	GPIO ポート C 入出力 26		F1						90
PC27	IO	GPIO ポート C 入出力 27		E3						91

表 6-9. 汎用入出力モジュール信号の説明 (続き)

信号名	ピンの種類	説明	RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン
PC28	IO	GPIO ポート C 入出力 28		D6						14
PC29	IO	GPIO ポート C 入出力 29		F6						37

表 6-10. I2C 信号の説明

信号名	ピンの種類	説明	RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン
I2C0_SCL	IOD	I2C0 シリアル クロック信号 (SCL)	13、 15、2、 26	A3、 C4、 C6、 C9、 E9、 G2、 H2、K2	A4、 B3、 F2、 F5、G6	17、 19、2、 36、 40、5	17、 19、2、 36、 40、5	14、 18、 20、 34、 39、 47、 55、57	15、2、 23、 29、 58、 62、 68、7	2、20、 28、 34、7、 73、 77、83
I2C0_SDA	IOD	I2C0 シリアル データ信号 (SDA)	1、12、 14	C3、 C7、 D10、 D3、 E7、 F3、 H1、K1	A3、 D5、 E3、F1	1、16、 18、3、 37、41	1、16、 18、3、 37、41	15、 19、 21、 33、 35、 48、 54、56	1、16、 22、 28、3、 59、 67、69	1、21、 27、3、 33、 74、 82、84
I2C1_SCL	IOD	I2C1 シリアル クロック信号 (SCL)	10、 15、 19、 21、 24、8	A7、 A9、 B3、 C8、 E9、 J3、 K4、K7	A1、 A2、 A4、 B6、 C3、 D4、F6	10、 12、 14、 19、 30、 32、35	10、 12、 14、 19、 30、 32、35	10、 13、 36、 44、 46、 50、 57、8	12、 14、 18、 29、4、 44、 54、57	17、 19、 23、 34、4、 54、 69、72
I2C1_SDA	IOD	I2C1 シリアル データ信号 (SDA)	14、 20、 22、 23、7、 9	A6、 A8、 D4、 D8、 E7、 H7、 J4、K3	A3、 B1、 B2、 C2、 C5、 E5、E6	11、 15、 18、 31、 33、 34、9	11、 15、 18、 31、 33、 34、9	11、 12、 37、 43、 45、 51、 56、9	11、 13、 19、 28、 45、5、 55、56	16、 18、 24、 33、5、 55、 70、71
I2C2_SCL	IOD	I2C2 シリアル クロック信号 (SCL)	19、27	B3、 E1、 E10、 E8、 F9、 G8、 H5、K7	B6、 C4、 G4	20、 22、 25、 30、43	20、 22、 25、 30、43	24、3、 36、 58、 60、8	24、 30、 32、 39、4、 44、 50、72	29、4、 40、 42、 49、 54、 65、92
I2C2_SDA	IOD	I2C2 シリアル データ信号 (SDA)	20、28	B9、 D4、 E2、 F8、 G7、 H4、 H7、J8	B4、 C5、 D3、F4	21、 23、 26、 31、44	21、 23、 26、 31、44	25、 37、4、 59、 61、9	25、 31、 33、 40、 45、5、 51、73	30、 41、 43、5、 50、 55、 66、93

表 6-11. IOMUX 信号の説明

信号名	ピンの種類	説明	RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン
WAKE	I	本デバイスをシャットダウン モードからウェークアップする入力信号	1、14、 15、2、 21、 22、3	A3、 B4、 C3、 C4、 D3、 E7、 E9、 K3、K4	A3、 A4、 D4、 E2、 E5、 F1、F2	1、18、 19、2、 3、32、 33、4、 5	1、18、 19、2、 3、32、 33、4、 5	10、 11、 33、 34、 35、 38、 39、56、 57	1、2、 28、 29、3、 54、 55、6、 7	1、2、 3、33、 34、6、 69、7、 70

表 6-12. パワー マネージメント ユニット (PMU) 信号の説明

信号名	ピンの種類	説明	RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン
VCORE	PWR	VCORE コンデンサの接続	32	A1	G1	48	48	32	80	100
VDD	PWR	VDD 電源	4	A4、K6	E1	6	6	40	49、8	64、8
VSS	PWR	VSS (グランド)	5	A2、K9	D1	7	7	41	48、9	63、9

表 6-13. リアルタイム クロック (RTC) 信号の説明

信号名	ピンの種類	説明	RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン
RTC_OUT	O	リアルタイム クロックの出力信号	13、 17、31	B2、 C9、 K10	A6、 B3、 G2	17、 28、47	17、 28、47	31、 55、6	23、 42、79	28、 52、99

表 6-14. シリアル ペリフェラル インターフェイス (SPI) 信号の説明

信号名	ピンの種類	説明	RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン
SPI0_PICO	IO	SPI0 ペリフェラル入力コントローラ出力信号	13、 18、9	A8、 C8、 C9、 K2、K8	B2、 B3、 B5、 C3、 G6	11、 14、 17、 29、36	11、 14、 17、 29、36	14、 45、 50、 55、7	13、 18、 23、 43、58	18、 23、 28、 53、73
SPI0_POCI	IO	SPI0 ペリフェラル出力コントローラ入力信号	11、 14、 17、8	A7、 B7、 E7、 J1、 K10	A1、 A3、 A6、 D2、E4	10、 13、 18、 28、38	10、 13、 18、 28、38	16、 44、 49、 56、6	12、 17、 28、 42、60	17、 22、 33、 52、75
SPI0_SCK	IO	SPI0 シリアル クロック	10、 15、16	A9、 D8、 E9、 J10、 K1	A2、 A4、 A5、 C2、 D5	12、 15、 19、 27、37	12、 15、 19、 27、37	15、 46、5、 51、57	14、 19、 29、 41、59	19、 24、 34、 51、74
SPI1_PICO	IO	SPI1 ペリフェラル入力コントローラ出力信号	22	D7、 F9、 G8、 H1、K3	C4、E5	22、 25、33	22、 25、33	11、 21、3、 60	26、 32、 39、 55、69	31、 42、 49、 70、84
SPI1_POCI	IO	SPI1 ペリフェラル出力コントローラ入力信号	20、23	B9、 F8、 G2、 H7、 J4、J9	B4、 C5、E6	21、 24、 31、34	21、 24、 31、34	12、2、 20、 59、9	25、 31、 38、 45、 56、68	30、 41、 48、 55、 71、83

表 6-14. シリアル ペリフェラル インターフェイス (SPI) 信号の説明 (続き)

信号名	ピンの種類	説明	RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン
SPI1_SCK	IO	SPI1 シリアル クロック	21、24	A10、 G1、 G7、 J3、 J8、K4	D3、 D4、F6	23、 26、 32、35	23、 26、 32、35	10、 13、 22、4、 61	27、 33、 40、 54、 57、70	32、 43、 50、 69、 72、85
SPI2_PICO	IO	SPI2 ペリフェラル入力コントローラ出力信号		D5、 D9				52	20	12、25
SPI2_POCI	IO	SPI2 ペリフェラル出力コントローラ入力信号	6	A5、B8	C1	8	8	42、53	10、21	15、26
SPI2_SCK	IO	SPI2 シリアル クロック	14	B6、E7	A3	18	18	56	28	13、33
SPI0_CS0	IO	SPI0 チップ セレクト 0 信号	12、 22、6、 8	A5、 A7、 C1、 D10、 G3、 K3	A1、 C1、E5	10、 16、 33、8	10、 16、 33、8	11、 27、 42、 44、54	10、 12、 22、 55、 64、75	15、 17、 27、 70、 79、95
SPI0_CS1	IO	SPI0 チップ セレクト 1 信号	16、 21、7	A6、 B1、 E10、 F2、 H3、 J10、 K4	A5、 B1、D4	20、 27、 32、 42、9	20、 27、 32、 42、9	10、 23、 28、 43、5、 58	11、 30、 41、 54、 63、 71、76	16、 40、 51、 69、 78、 86、96
SPI0_CS2	IO	SPI0 チップ セレクト 2 信号	11、 18、 26、28	B7、 C7、 D4、 E2、 F3、 F8、 H2、K8	B4、 B5、 D2、 E3、 F4、F5	13、 21、 29、 40、 41、44	13、 21、 29、 40、 41、44	18、 19、 25、 37、 48、 49、 59、7	16、 17、 31、 43、5、 62、 67、73	21、 22、 41、5、 53、 77、 82、93
SPI0_CS3	IO	SPI0 チップ セレクト 3 信号	12、 17、2、 25、 27、7	A3、 A6、 B3、 C4、 C6、 D10、 E1、 F2、 J2、 J9、 K10	A6、 B1、 F2、 G4、 G5	16、2、 24、 28、 39、 42、 43、5、 9	16、2、 24、 28、 39、 42、 43、5、 9	17、2、 23、 24、 34、 36、 39、 43、 47、 54、6	11、 15、2、 22、 38、4、 42、 61、7、 71、72	16、2、 20、 27、4、 48、 52、7、 76、 86、92
SPI1_CS0	IO	SPI1 チップ セレクト 0 信号	17、 30、6	A5、 C2、 E10、 E8、 F3、 H10、 H5、 K10	A6、 C1、 E3、 G3	20、 28、 41、 46、8	20、 28、 41、 46、8	1、19、 30、 42、 58、6	10、 24、 30、 37、 42、 50、 67、78	15、 29、 40、 47、 52、 65、 82、98

表 6-14. シリアル ペリフェラル インターフェイス (SPI) 信号の説明 (続き)

信号名	ピンの種類	説明	RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン
SPI1_CS1	IO	SPI1 チップ セレクト 1 信号	16、 25、 27、 31	B2、 D2、 E1、 F2、 F4、 G10、 H4、 J10、 J2、 K2	A5、 G2、 G4、 G5、 G6	27、 36、 39、 42、 43、 47	27、 36、 39、 42、 43、 47	14、 17、 23、 24、 29、 31、 5、 64	36、 41、 51、 51、 58、 61、 66、 71、 72、 77、 79	46、 51、 66、 73、 76、 81、 86、 92、 97、 99
SPI1_CS2	IO	SPI1 チップ セレクト 2 信号	18、 19、 28	C6、 E2、 G4、 G6、 G9、 H8、 K1、 K7、 K8	B5、 B6、 D5、 F4	29、 30、 37、 44	29、 30、 37、 44	15、 25、 47、 63、 7、 8	15、 35、 43、 44、 47、 52、 59、 65、 73	20、 45、 53、 54、 57、 67、 74、 80、 93
SPI1_CS3	IO	SPI1 チップ セレクト 3 信号	29	C7、 D1、 F10、 G5、 J1、 J7、 J9	E4、 F3	24、 38、 45	24、 38、 45	16、 2、 26、 48、 62	16、 34、 38、 46、 53、 60、 74	21、 44、 48、 56、 68、 75、 94
SPI2_CS0	IO	SPI2 チップ セレクト 0 信号	8	A7	A1	10	10	44	12	17
SPI2_CS1	IO	SPI2 チップ セレクト 1 信号	9	A8	B2	11	11	45	13	18
SPI2_CS2	IO	SPI2 チップ セレクト 2 信号	10	A9	A2	12	12	46	14	19
SPI2_CS3	IO	SPI2 チップ セレクト 3 信号		C6				47	15	20

表 6-15. シリアル ワイヤ デバッグ (SWD) 信号の説明

信号名	ピンの種類	説明	RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン
SWCLK	I	シリアル ワイヤ デバッグ インターフェイス クロック入力信号	24	J3	F6	35	35	13	57	72
SWDIO	IO	シリアル ワイヤ デバッグ インターフェイス データ入力 / 出力信号	23	J4	E6	34	34	12	56	71

表 6-16. システム コントローラ (SYSCTL) 信号の説明

信号名	ピンの種類	説明	RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン
NRST	I	アクティブ LOW のリセット信号 (レジックを high にする必要があります。そうしないと、デバイスを起動できません)	3	B4	E2	4	4	38	6	6

表 6-17. タイマ (TIMx) 信号の説明

信号名	ピンの種類	説明	RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン
TIMA0_C0	IO	TIMA0 キャプチャ / 比較 0 信号	1、12、 25、6	A5、 B1、 D10、 D3、 D8、 E8、 F9、 H3、 H5、 J2、J9	C1、 C2、 C4、 F1、G5	1、15、 16、 22、 24、 39、8	1、15、 16、 22、 24、 39、8	17、2、 28、 33、 42、 51、 54、60	1、10、 19、 22、 24、 32、 38、 50、 61、 63、76	1、15、 24、 27、 29、 42、 48、 65、 76、 78、96
TIMA0_C1	IO	TIMA0 キャプチャ / 比較 1 信号	11、 13、2、 26、7	A6、 B7、 C3、 C4、 C9、 D7、 D9、 F3、 G10、 G4、 G6、 G7、 H2	B1、 B3、 D2、 D3、 E3、 F2、F5	13、 17、2、 23、3、 40、 41、9	13、 17、2、 23、3、 40、 41、9	18、 19、 34、 35、 43、 49、 52、 55、 61、64	11、 17、2、 20、 23、 26、3、 33、 36、 52、 62、 65、67	16、2、 22、 25、 28、3、 31、 43、 46、 67、 77、 80、82
TIMA0_C2	IO	TIMA0 キャプチャ / 比較 2 信号	11、 14、 19、 23、7	A6、 B7、 C6、 D9、 E7、 F3、 G10、 J4、 J7、 K2、K7	A3、 B1、 B6、 D2、 E3、 E6、 G6	13、 18、 30、 34、 36、 41、9	13、 18、 30、 34、 36、 41、9	12、 14、 19、 43、 47、 49、 52、 56、 64、8	11、 15、 17、 20、 25、 28、 36、 44、 46、 56、 58、67	16、 20、 22、 25、 33、 46、 54、 56、 71、 73、82
TIMA0_C3	IO	TIMA0 キャプチャ / 比較 3 信号	16、 21、 27、 29、8	A7、 B1、 C3、 C8、 D1、 E1、 F2、 H10、 J10、 K4	A1、 A5、 C3、 D4、 F3、G4	10、 14、 27、3、 32、 42、 43、45	10、 14、 27、3、 32、 42、 43、45	1、10、 23、 24、 26、 28、 35、 44、5、 50	12、 18、3、 37、 41、 54、 71、 72、 74、76	17、 23、3、 47、 51、 69、 86、 92、 94、96
TIMA0_CON	O	TIMA0 キャプチャ / 比較 0 相補出力	13、26	B9、 C9、 D2、 G3、 G7、 H2、 H4	B3、 D3、F5	17、 23、40	17、 23、40	18、 29、 55、61	23、 25、 33、 51、 62、 64、77	28、 30、 43、 66、 77、 79、97

表 6-17. タイマ (TIMx) 信号の説明 (続き)

信号名	ピンの種類	説明	RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン
TIMA0_C1N	O	TIMA0 キャプチャ / 比較 1 相補出力	29、8	A10、 A7、 B8、 D1、 F2、 F4、 G5、 H10	A1、F3	10、 42、45	10、 42、45	1、23、 26、 44、53	12、 21、 27、 37、 53、 66、 71、74	17、 26、 32、 47、 68、 81、 86、94
TIMA0_C2N	O	TIMA0 キャプチャ / 比較 2 相補出力	10、 15、 20、 24、6	A5、 A9、 B8、 C7、 E9、 H7、 H8、 J3、K1	A2、 A4、 C1、 C5、 D5、F6	12、 19、 31、 35、 37、8	12、 19、 31、 35、 37、8	13、 15、 42、 46、 48、 53、 57、9	10、 14、 16、 21、 29、 45、 47、57、 59	15、 19、 21、 26、 34、 55、 57、72、 74
TIMA0_C3N	O	TIMA0 キャプチャ / 比較 3 相補出力	17、 22、 28、 30、6	A3、 A5、 C2、 D2、 D8、 E2、 K10、 K3	A6、 C1、 C2、 E5、 F4、G3	15、 28、 33、 44、 46、5、 8	15、 28、 33、 44、 46、5、 8	11、 25、 29、 30、 39、 42、 51、6	10、 19、 42、 55、7、 73、 77、78	15、 24、 52、7、 70、 93、 97、98
TIMA1_C0	IO	TIMA1 キャプチャ / 比較 0 信号	14、 19、21	B1、 C3、 C6、 C8、 D9、 E7、 K2、 K4、K7	A3、 B6、 C3、 D4、 G6	14、 18、3、 30、 32、36	14、 18、3、 30、 32、36	10、 14、 28、 35、 47、 50、 52、56、 8	15、 18、 20、 28、3、 44、 54、58、 76	20、 23、 25、3、 33、 54、 69、73、 96
TIMA1_C1	IO	TIMA1 キャプチャ / 比較 1 信号	15、 20、 22、28	A3、 B8、 C7、 D2、 D8、 E2、 E9、 H7、 K1、K3	A4、 C2、 C5、 D5、 E5、F4	15、 19、 31、 33、 37、 44、5	15、 19、 31、 33、 37、 44、5	11、 15、 25、 29、 39、 48、 51、 53、 57、9	16、 19、 21、 29、 45、 55、 59、7、 73、77	21、 24、 26、 34、 55、7、 74、 93、97
TIMA1_C0N	O	TIMA1 キャプチャ / 比較 0 相補出力	12、19	D10、 D9、 E10、 F2、K7	B6	16、 20、 30、42	16、 20、 30、42	23、 52、 54、 58、8	20、 22、 30、 44、71	25、 27、 40、 54、86
TIMA1_C1N	O	TIMA1 キャプチャ / 比較 1 相補出力	13、20	B8、 C9、 F3、 F8、H7	B3、 B4、 C5、E3	17、 21、 31、41	17、 21、 31、41	19、 53、 55、 59、9	21、 23、 31、 45、67	26、 28、 41、 55、82

表 6-17. タイマ (TIMx) 信号の説明 (続き)

信号名	ピンの種類	説明	RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン
TIMA_FAL0	I	タイマ フォルト入力 0	10、 12、 15、 30、 6	A5、 A9、 C1、 C2、 C3、 D10、 E8、 E9、 G1、 H5	A2、 A4、 C1、 G3	12、 16、 19、 3、 46、 8	12、 16、 19、 3、 46、 8	22、 27、 30、 35、 42、 46、 54、 57	10、 14、 22、 24、 29、 3、 50、 70、 75、 78	15、 19、 27、 29、 3、 34、 65、 85、 95、 98
TIMA_FAL1	I	タイマ フォルト入力 1	1、 14、 6、 9	A5、 A8、 B9、 C1、 D3、 E7、 F3、 G10、 H4	A3、 B2、 C1、 E3、 F1	1、 11、 18、 41、 8	1、 11、 18、 41、 8	19、 27、 33、 42、 45、 56、 64	1、 10、 13、 25、 28、 36、 51、 67、 75	1、 15、 18、 30、 33、 46、 66、 82、 95
TIMA_FAL2	I	タイマ フォルト入力 2	12、 2、 31	B2、 C1、 C4、 D10、 D7、 E10、 G6	F2、 G2	16、 2、 20、 47	16、 2、 20、 47	27、 31、 34、 54、 58	2、 22、 26、 30、 52、 75、 79	2、 27、 31、 40、 67、 95、 99
TIMG8_IDX	I	TIMG8 直交エンコーダ インデックス パルス信号	11、 19、 2	A10、 B7、 C4、 G5、 J1、 J9、 K7	B6、 D2、 E4、 F2	13、 2、 24、 30、 38	13、 2、 24、 30、 38	16、 2、 34、 49、 8	17、 2、 27、 38、 44、 53、 60	2、 22、 32、 48、 54、 68、 75
TIMG9_IDX	I	TIMG9 直交エンコーダ インデックス パルス信号	8	A10、 A7、 E4、 F9	A1、 C4	10、 22	10、 22	44、 60	12、 27、 32	17、 32、 42、 89
TIMG0_CO	IO	TIMG0 キャプチャ / 比較 0 信号	1、 14、 16、 23、 27、 9	A8、 C6、 D3、 D9、 E1、 E7、 E8、 F10、 H5、 J10、 J4、 K2	A3、 A5、 B2、 E6、 F1、 G4、 G6	1、 11、 18、 27、 34、 36、 43	1、 11、 18、 27、 34、 36、 43	12、 14、 24、 33、 45、 47、 5、 52、 56、 62	1、 13、 15、 20、 24、 28、 34、 41、 50、 56、 58、 72	1、 18、 20、 25、 29、 33、 44、 51、 65、 71、 73、 92

表 6-17. タイマ (TIMx) 信号の説明 (続き)

信号名	ピンの種類	説明	RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン
TIMG0_C1	IO	TIMG0 キャプチャ / 比較 1 信号	10、 15、 17、2、 24、28	A9、 B8、 B9、 C4、 C7、 E2、 E9、 G9、 H4、 J3、 K1、 K10	A2、 A4、 A6、 D5、 F2、 F4、F6	12、 19、2、 28、 35、 37、44	12、 19、2、 28、 35、 37、44	13、 15、 25、 34、 46、 48、 53、 57、6、 63	14、 16、2、 21、 25、 29、 35、 42、 51、 57、 59、73	19、2、 21、 26、 30、 34、 45、 52、 56、 66、 72、 74、93
TIMG12_C0	IO	TIMG12 キャプチャ / 比較 0 信号	1、14、 18、 19、21	C8、 D3、 E10、 E7、 F3、 H10、 K4、 K7、K8	A3、 B5、 B6、 C3、 D4、 E3、F1	1、14、 18、 20、 29、 30、 32、41	1、14、 18、 20、 29、 30、 32、41	1、10、 19、 33、 50、 56、 58、7、 8	1、18、 28、 30、 37、 43、 44、54、 67	1、23、 33、 40、 47、 53、 54、69、 82
TIMG12_C1	IO	TIMG12 キャプチャ / 比較 1 信号	15、 18、2、 20、 22、29	A3、 C4、 D1、 D8、 E9、 F2、 F8、 H7、 J9、 K3、K8	A4、 B4、 B5、 C2、 C5、 E5、 F2、F3	15、 19、2、 21、 24、 29、 31、 33、 42、 45、5	15、 19、2、 21、 24、 29、 31、 33、 42、 45、5	11、2、 23、 26、 34、 39、 51、 57、 59、7、 9	19、2、 29、 31、 38、 43、 45、 55、7、 71、74	2、24、 34、 41、 48、 53、 55、7、 70、 86、94
TIMG14_C0	I	TIMG14 キャプチャ / 比較 0 信号		B3、 C8、 E8、 G10	C3	14	14	36、 50、64	18、 24、 36、4	23、 29、4、 46
TIMG14_C1	I	TIMG14 キャプチャ / 比較 1 信号		B9、 D4、 D8、 H10	C2	15	15	1、37、 51	19、 25、 37、5	24、 30、 47、5
TIMG14_C2	I	TIMG14 キャプチャ / 比較 2 信号	12	B10、 C3、 C6、 D10、 D7、 G6、 K2	G6	16、3、 36	16、3、 36	14、 35、 47、54	15、 22、 26、3、 52、58	20、 27、3、 31、 36、 67、73
TIMG14_C3	I	TIMG14 キャプチャ / 比較 3 信号	13	A10、 B3、 C7、 C9、 E10、 G5、 K1	B3、D5	17、 20、37	17、 20、37	15、 36、 48、 55、58	16、 23、 27、 30、4、 53、59	21、 28、 32、4、 40、 68、74

表 6-17. タイマ (TIMx) 信号の説明 (続き)

信号名	ピンの種類	説明	RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン
TIMG6_C0	IO	TIMG6 キャプチャ / 比較 0 信号	25、9	A8、 B1、 B3、 C8、 E10、 F10、 J2	B2、 C3、 G5	11、 14、 20、39	11、 14、 20、39	17、 28、 36、 45、 50、 58、62	13、 18、 30、 34、4、 61、76	18、 23、4、 40、 44、 76、96
TIMG6_C1	IO	TIMG6 キャプチャ / 比較 1 信号	10、26	A9、 D2、 D4、 D8、 F8、 G9、 H2	A2、 B4、 C2、F5	12、 15、 21、40	12、 15、 21、40	18、 29、 37、 46、 51、 59、63	14、 19、 31、 35、5、 62、77	19、 24、 41、 45、5、 77、97
TIMG7_C0	IO	TIMG7 キャプチャ / 比較 0 信号	21、 27、 30、7	A6、 C2、 C3、 E1、 G8、 K4	B1、 D4、 G3、 G4	25、3、 32、 43、 46、9	25、3、 32、 43、 46、9	10、 24、3、 30、 35、43	11、3、 39、 54、 72、78	16、3、 49、 69、 92、98
TIMG7_C1	IO	TIMG7 キャプチャ / 比較 1 信号	11、 22、 28、 31、6、 8	A3、 A5、 A7、 B2、 B7、 E2、 J1、 J8、K3	A1、 C1、 D2、 E4、 E5、 F4、G2	10、 13、 26、 33、 38、 44、 47、5、 8	10、 13、 26、 33、 38、 44、 47、5、 8	11、 16、 25、 31、 39、4、 42、44、 49	10、 12、 17、 40、 55、 60、7、 73、79	15、 17、 22、 50、7、 70、 75、93、 99
TIMG8_C0	IO	TIMG8 キャプチャ / 比較 0 信号	11、2、 21、 25、 27、 30、7、 9	A6、 A8、 B3、 B7、 C2、 C4、 E1、 E10、 F10、 G2、 G8、 H3、 J2、 J7、 K4	B1、 B2、 D2、 D4、 F2、 G3、 G4、 G5	11、 13、2、 20、 25、 32、 39、 43、 46、9	11、 13、2、 20、 25、 32、 39、 43、 46、9	10、 17、 20、 24、3、 30、 34、 36、 43、 45、 49、 58、62	11、 13、 17、2、 30、 34、 39、4、 46、 54、 61、 63、 68、 72、78	16、 18、2、 22、4、 40、 44、 49、 56、 69、 76、 78、 83、 92、98

表 6-17. タイマ (TIMx) 信号の説明 (続き)

信号名	ピンの種類	説明	RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン
TIMG8_C1	IO	TIMG8 キャプチャ / 比較 1 信号	1、10、 22、 26、 28、 31、6、 8	A5、 A7、 A9、 B2、 D3、 D4、 E2、 F8、 G3、 G9、 H1、 H2、 H8、 J1、 J8、K3	A1、 A2、 B4、 C1、 E4、 E5、 F1、 F4、 F5、G2	1、10、 12、 21、 26、 33、 38、 40、 44、 47、8	1、10、 12、 21、 26、 33、 38、 40、 44、 47、8	11、 16、 18、 21、 25、 31、 33、 37、4、 42、 44、 46、 59、63	1、10、 12、 14、 31、 35、 40、 47、5、 55、 60、 62、 64、 69、 73、79	1、15、 17、 19、 41、 45、5、 50、 57、 70、 75、 77、 79、 84、 93、99
TIMG9_C0	IO	TIMG9 キャプチャ / 比較 0 信号	7	A6、 B9、 F5、F8	B1、B4	21、9	21、9	43、59	11、 25、31	16、 30、 41、87
TIMG9_C1	IO	TIMG9 キャプチャ / 比較 1 信号	6	A5、 B6、 D7、 E5、 F7、G7	C1、 D3	23、8	23、8	42、61	10、 26、33	13、 15、 31、 39、 43、88

表 6-18. ユニバーサル非同期レシーバ / トランスミッタ (UART) 信号の説明

信号名	ピンの種類	説明	RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン
UART0_CTS	I	信号を送信するための UART0 クリア	13、 18、9	A8、 B3、 C1、 C9、 J1、K8	B2、 B3、 B5、E4	11、 17、 29、38	11、 17、 29、38	16、 27、 36、 45、 55、7	13、 23、4、 43、 60、75	18、 28、4、 53、 75、95
UART0_RTS	O	UART0 が信号送信準備完了	10、 12、19	A9、 B1、 D10、 D4、K7	A2、B6	12、 16、30	12、 16、30	28、 37、 46、 54、8	14、 22、 44、5、 76	19、 27、5、 54、96
UART0_RX	I	UART0 受信信号 (RXD)	15、2	A3、 C4、 C7、E9	A4、F2	19、2、 5	19、2、 5	34、 39、 48、57	16、2、 29、7	2、21、 34、7
UART0_TX	O	UART0 送信信号 (TXD)	1、14	C3、 C6、 D3、E7	A3、F1	1、18、 3	1、18、 3	33、 35、 47、56	1、15、 28、3	1、20、 3、33
UART1_CTS	I	信号を送信するための UART1 クリア	16、25	C8、 D7、 F9、 G1、 J10、 J2	A5、 C3、 C4、 G5	14、 22、 27、39	14、 22、 27、39	17、 22、5、 50、60	18、 26、 32、 41、 61、70	23、 31、 42、 51、 76、85
UART1_RTS	O	UART1 が信号送信準備完了	17、26	A10、 D8、 G7、 H2、 K10	A6、 C2、 D3、F5	15、 23、 28、40	15、 23、 28、40	18、 51、6、 61	19、 27、 33、 42、62	24、 32、 43、 52、77

表 6-18. ユニバーサル非同期レシーバ / トランスミッタ (UART) 信号の説明 (続き)

信号名	ピンの種類	説明	RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン
UART1_RX	I	UART1 受信信号 (RXD)	10、 13、 22、 8	A7、 A9、 B8、 C9、 F8、 H1、 H8、 K3	A1、 A2、 B3、 B4、 E5	10、 12、 17、 21、 33	10、 12、 17、 21、 33	11、 21、 44、 46、 53、 55、 59	12、 14、 21、 23、 31、 47、 55、 69	17、 19、 26、 28、 41、 57、 70、 84
UART1_TX	O	UART1 送信信号 (TXD)	12、 21、 7、 9	A6、 A8、 D10、 D9、 E10、 G2、 J7、 K4	B1、 B2、 D4	11、 16、 20、 32、 9	11、 16、 20、 32、 9	10、 20、 43、 45、 52、 54、 58	11、 13、 20、 22、 30、 46、 54、 68	16、 18、 25、 27、 40、 56、 69、 83
UART3_CTS	I	信号を送信するための UART3 クリア	16、 27	D9、 E1、 G4、 G6、 G8、 J10	A5、 G4	25、 27、 43	25、 27、 43	24、 3、 5、 52	20、 39、 41、 52、 65、 72	25、 49、 51、 67、 80、 92
UART3_RTS	O	UART3 が信号送信準備完了	17、 28	B8、 E2、 F4、 G5、 J8、 K10	A6、 F4	26、 28、 44	26、 28、 44	25、 4、 53、 6	21、 40、 42、 53、 66、 73	26、 50、 52、 68、 81、 93
UART3_RX	I	UART3 受信信号 (RXD)	17、 29、 30、 31	B2、 C2、 D1、 D8、 G3、 H10、 K10	A6、 C2、 F3、 G2、 G3	15、 28、 45、 46、 47	15、 28、 45、 46、 47	1、 26、 30、 31、 51、 6	19、 37、 42、 64、 74、 78、 79	24、 47、 52、 79、 94、 98、 99
UART3_TX	O	UART3 送信信号 (TXD)	18、 29、 30	C2、 C8、 D1、 G10、 H3、 K8	B5、 C3、 F3、 G3	14、 29、 45、 46	14、 29、 45、 46	26、 30、 50、 64、 7	18、 36、 43、 63、 74、 78	23、 46、 53、 78、 94、 98
UART4_CTS	I	信号を送信するための UART4 クリア	6	A5、 G10、 J1	C1、 E4	38、 8	38、 8	16、 42、 64	10、 36、 60	15、 46、 75
UART4_RTS	O	UART4 が信号送信準備完了	13、 25、 9	A8、 C9、 H10、 J2	B2、 B3、 G5	11、 17、 39	11、 17、 39	1、 17、 45、 55	13、 23、 37、 61	18、 28、 47、 76
UART4_RX	I	UART4 受信信号 (RXD)		G9、 H1、 K1	D5	37	37	15、 21、 63	35、 59、 69	45、 74、 84
UART4_TX	O	UART4 送信信号 (TXD)		F10、 G2、 K2	G6	36	36	14、 20、 62	34、 58、 68	44、 73、 83
UART5_CTS	I	信号を送信するための UART5 クリア		C3、 D7		3	3	35	26、 3	3、 31
UART5_RTS	O	UART5 が信号送信準備完了		A10、 B3				36	27、 4	32、 4

表 6-18. ユニバーサル非同期レシーバ / トランスミッタ (UART) 信号の説明 (続き)

信号名	ピンの種類	説明	RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン
UART5_RX	I	UART5 受信信号 (RXD)	1	D3、 D6、E8	F1	1	1	33	1、24	1、14、 29
UART5_TX	O	UART5 送信信号 (TXD)	2	B9、 C4、F6	F2	2	2	34	2、25	2、30、 37
UART6_CTS	I	信号を送信するための UART6 クリア		D7、 E4、 G1				22	26、70	31、 85、89
UART6_RTS	O	UART6 が信号送信準備完了		A10、 F1、F2		42	42	23	27、71	32、 86、90
UART6_RX	I	UART6 受信信号 (RXD)		E8、 F5、G2				20	24、68	29、 83、87
UART6_TX	O	UART6 送信信号 (TXD)		B9、 E5、H1				21	25、69	30、 84、88
UART7_CTS	I	信号を送信するための UART7 クリア	16、 20、 25、 29、7	A6、 C8、 D1、 D4、 E10、 H7、 J1、 J10、 J2	A5、 B1、 C3、 C5、 E4、 F3、G5	14、 20、 27、 31、 38、 39、 45、9	14、 20、 27、 31、 38、 39、 45、9	16、 17、 26、 37、 43、5、 50、58、 9	11、 18、 30、 41、 45、5、 60、61、 74	16、 23、 40、5、 51、 55、 75、76、 94
UART7_RTS	O	UART7 が信号送信準備完了	19、 30、8	A7、 B3、 C2、 D8、 F2、 F3、 F8、K7	A1、 B4、 B6、 C2、 E3、 G3	10、 15、 21、 30、 41、 42、46	10、 15、 21、 30、 41、 42、46	19、 23、 30、 36、 44、 51、 59、8	12、 19、 31、4、 44、 67、 71、78	17、 24、4、 41、 54、 82、 86、98
UART7_RX	I	UART7 受信信号 (RXD)	18、 26、28	D8、 E2、 H2、 J8、 K1、K8	B5、 C2、 D5、 F4、F5	15、 26、 29、 37、 40、44	15、 26、 29、 37、 40、44	15、 18、 25、4、 51、7	19、 40、 43、 59、 62、73	24、 50、 53、 74、 77、93
UART7_TX	O	UART7 送信信号 (TXD)	17、 25、27	C8、 E1、 G8、 J2、 K10、 K2	A6、 C3、 G4、 G5、 G6	14、 25、 28、 36、 39、43	14、 25、 28、 36、 39、43	14、 17、 24、3、 50、6	18、 39、 42、 58、 61、72	23、 49、 52、 73、 76、92

表 6-19. 電圧リファレンス信号の説明

信号名	ピンの種類	説明	RHB ピン	Zaw ピン	YCJ ピン	RGZ ピン	PT ピン	PM ピン	PN ピン	PZ ピン
VREF+	A	電圧リファレンスの正入力	27	E1	G4	43	43	24	72	92
VREF-	A	電圧リファレンスの負入力	25	J2	G5	39	39	17	61	76

6.4 未使用ピンの接続

表 6-20 に、未使用ピンの正しい終端を示します。

表 6-20. 未使用ピンの接続

ピン ⁽¹⁾	電位	備考
PAx, PBx, PCx	オープン	対応するピン機能を GPIO (PINCMx.PF = 0x1) に設定し、未使用ピンを内部プルアップ / プルダウン抵抗で Low または入力を出力するように構成します。
NRST	VCC	NRST はアクティブ Low のリセット信号です。VCC に High にプルアップする必要があります。そうしなければ、デバイスは起動しません。詳細については、 セクション 9.1 を参照してください。

(1) 汎用 I/O と共有されている機能を持つすべての未使用ピンについては、「PAx および PBx」未使用ピンの接続ガイドラインに従う必要があります。

7 仕様

7.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)⁽¹⁾

			最小値	最大値	単位
V _{DD}	電源電圧	V _{DD} ピンで	-0.3	4.1	V
V _I	入力電圧	すべての 5V 許容オープンドレイン ピンに印加	-0.3	5.5	V
V _I	入力電圧	任意の通常耐圧ピンに印加	-0.3	V _{DD} + 0.3 (最大 4.1)	V
I _{VDD} ⁽³⁾	V _{DD} ピンに流れ込む電流 (ソース)	-40°C ≤ T _J ≤ 130°C		80	mA
	V _{DD} ピンに流れ込む電流 (ソース)	-40°C ≤ T _J ≤ 90 °C		100	mA
I _{VSS} ⁽³⁾	V _{SS} ピンから流れ出す電流 (シンク)	-40°C ≤ T _J ≤ 130°C		80	mA
	V _{SS} ピンから流れ出す電流 (シンク)	-40°C ≤ T _J ≤ 90 °C		100	mA
I _{IO}	SDIO ピンの電流	SDIO ピンによってシンクまたはソースされる電流、V _{DD} ≥ 2.7V		6	mA
	HSIO ピンの電流	HSIO ピンによってシンクまたはソースされる電流、V _{DD} ≥ 2.7V		6	mA
	HDIO ピンの電流	HDIO ピンによってシンクまたはソースされる電流		20	mA
	ODIO ピンの電流	ODIO ピンによってシンクされる電流		20	mA
I _D	サポートされているダイオード電流	任意のデバイス ピンのダイオード電流 (オープンドレイン IO を除く)	-2	2	mA
T _A	周囲温度	周囲温度	-40	125	°C
T _J	接合部温度	接合部温度	-40	130	°C
T _{stg}	保存温度 ⁽²⁾	保存温度 ⁽²⁾	-40	150	°C

- (1) 「絶対最大定格」の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを意味するものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用した場合、本デバイスは完全に機能するとは限りません。またその結果、本デバイスの信頼性、機能、性能に影響を及ぼし、本デバイスの寿命を縮める可能性があります
- (2) ボード製造時の半田付けでは、現在の JEDEC J-STD-020 仕様に従い、ピークリフロー温度が梱包箱またはリール上のデバイスラベルに記載されている分類を超えなければ、より高い温度になってもかまいません。
- (3) V_{DD} = 1.62V で動作するアプリケーションでは、デバイスの機能を確保するために、I_{VDD}/I_{VSS} ≤ 20mA が必要です

7.2 ESD 定格

			値	単位
V _(ESD)	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 に準拠、すべてのピン ⁽¹⁾	±2000	V
		デバイス帯電モデル (CDM)、JEDEC 仕様 JESD22-C101 に準拠、すべてのピン ⁽²⁾	±500	V

- (1) JEDEC ドキュメント JEP155 には、500V HBM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。
- (2) JEDEC ドキュメント JEP157 には、250V CDM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。

7.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

		最小値	公称値	最大値	単位
V _{DD}	電源電圧	1.62		3.6	V
V _{CORE}	V _{CORE} ピンの電圧 ⁽²⁾		1.35		V

自由気流での動作温度範囲内 (特に記述のない限り)

		最小値	公称値	最大値	単位
C_{VDD}	VDD と VSS の間に配置されたコンデンサ ⁽¹⁾		10		μF
$C_{V CORE}$	V CORE と VSS の間に配置されたコンデンサ ^{(1) (2)}		470		nF
T_A	周囲温度	-40		125	°C
T_J	最大接合部温度			130	°C
f_{MCLK} (PD1 bus clock)	MCLK、CPUCLK 周波数、2 フラッシュ ウェイト状態 ⁽³⁾			80	MHz
	MCLK、CPUCLK 周波数、1 フラッシュ ウェイト状態 ⁽³⁾			48	
	MCLK、CPUCLK 周波数、0 フラッシュ ウェイト状態 ⁽³⁾			24	
f_{ULPCLK} (PD0 bus clock)	ULPCLK 周波数			40	MHz

- (1) C_{VDD} と $C_{V CORE}$ は、それぞれ VDD/VSS 間と V CORE/VSS 間に、本デバイスのピンにできる限り近づけて接続します。 C_{VDD} と $C_{V CORE}$ には、容量値の誤差が $\pm 20\%$ までの精度の低 ESR コンデンサを使う必要があります。
- (2) V CORE ピンは、 $C_{V CORE}$ にもみ接続する必要があります。 電圧を供給したり、V CORE ピンに外部負荷を加えたりしないでください。
- (3) ウェイト状態はシステム コントローラ (SYSCTL) によって自動的に管理されるため、MCLK が高速クロック ソース (HFCLK または SYSPLL からソースされる HSCLK) から供給される場合以外は、アプリケーション ソフトウェアで構成する必要はありません。

7.4 熱に関する情報

熱評価基準 ⁽¹⁾		パッケージ	値	単位
$R_{\theta JA}$	接合部から周囲への熱抵抗	nFBGA-100 (ZAW)	53.4	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗		21	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗		32.2	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ		0.7	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ		32	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗		該当なし	°C/W
$R_{\theta JA}$	接合部から周囲への熱抵抗	LQFP-100 (PZ)	72.1	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗		21.4	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗		54.8	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ		1	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ		53.7	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗		該当なし	°C/W
$R_{\theta JA}$	接合部から周囲への熱抵抗	LQFP-80 (PN)	58.9	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗		18.9	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗		38.7	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ		0.9	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ		38.2	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗		該当なし	°C/W
$R_{\theta JA}$	接合部から周囲への熱抵抗	LQFP-64 (PM)	62	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗		21.6	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗		39.1	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ		1	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ		38.7	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗		該当なし	°C/W

熱評価基準 ⁽¹⁾		パッケージ	値	単位
$R_{\theta JA}$	接合部から周囲への熱抵抗	LQFP-48 (PT)	70.6	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗		27	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗		42.5	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ		1.5	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ		42.1	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗		該当なし	°C/W
$R_{\theta JA}$	接合部から周囲への熱抵抗	VQFN-48 (RGZ)	28.3	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗		18.5	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗		10.7	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ		0.2	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ		10.6	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗		2.8	°C/W
$R_{\theta JA}$	接合部から周囲への熱抵抗	DSBGA-42 (YCJ)	57	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗		0.2	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗		12.9	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ		0.1	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ		12.9	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗		該当なし	°C/W
$R_{\theta JA}$	接合部から周囲への熱抵抗	VQFN-32 (RHB)	31.3	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗		22.6	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗		12.2	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ		0.3	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ		12.1	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗		2.8	°C/W

(1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション レポートを参照してください。

7.5 電源電流特性

7.5.1 RUN / SLEEP モード

VDD = 3.3V。すべての入力は、0V または VDD に接続されています。出力は、電流のソースまたはシンクを行いません。すべてのペリフェラルはディセーブルです。

パラメータ		MCLK	-40℃		25℃		85℃		105℃		125℃		単位
			標準 値	最大 値	標準 値	最大 値	標準 値	最大 値	標準 値	最大 値	標準 値	最大 値	
RUN モード													
IDD _{RUN}	MCLK=SYSPLL、 SYSPLLREF=SYSOSC、CoreMark、 フラッシュから実行	80MHz	9.7		9.8		10.1		10.4		11.2		mA
		48MHz	6.2		6.3		6.6		7		7.8		
	MCLK=SYSOSC、CoreMark、フラッ シュから実行	32MHz	4.7		4.8		5.1		5.4		6.2		
		4MHz	0.9		1		1.3		1.6		2.6		
	MCLK=SYSPLL、 SYSPLLREF=SYSOSC、CoreMark、 SRAM から実行	80MHz	9.3		9.5		9.8		10.2		11		
		48MHz	6		6.2		6.5		6.8		7.7		
	MCLK=SYSOSC、CoreMark、SRAM から実行	32MHz	4.3		4.4		4.7		5		5.9		
		4MHz	0.9		0.9		1.2		1.6		2.4		
IDD _{RUN} 、 MHz あたり	MCLK=SYSPLL、 SYSPLLREF=SYSOSC、CoreMark、 フラッシュから実行	80MHz	121		123		126		130		141		μA/MHz
	MCLK=SYSPLL、 SYSPLLREF=SYSOSC、While(1)、フ ラッシュから実行	80MHz	58	68	59	71	63	80	67	92	78	102	
SLEEP モード													
IDD _{SLEEP}	MCLK=SYSPLL、 SYSPLLREF=SYSOSC、CPU 停止	80MHz	2926	3570	3009	3806	3303	4553	3637	5496	4471	6678	μA
		48MHz	2175	2589	2248	2900	2546	3756	2881	4731	3717	5922	
	MCLK=SYSOSC、CPU 停止	32MHz	1701	2050	1767	2250	2064	3118	2397	4079	3227	5409	
		4MHz	544	694	596	772	899	1604	1233	2482	2066	4257	
IDD _{SLEEP} 、 MHz あたり	MCLK=SYSOSC、 SYSPLLREF=SYSOSC、CPU 停止	80MHz	37		38		42		46		56		μA/MHz

7.5.2 STOP / STANDBY モード

VDD = 3.3V。すべての入力は、0V または VDD に接続されています。出力は、電流のソースまたはシンクを行いません。特に記述のないすべてのペリフェラルはディセーブルです。

パラメータ		ULPCLK	-40℃		25℃		85℃		105℃		125℃		単位
			標準 値	最大 値	標準 値	最大 値	標準 値	最大 値	標準 値	最大 値	標準 値	最大 値	
STOP モード													
IDD_STOP0	SYSOSC = 32MHz、 USE4MHZSTOP = 0、 DISABLESTOP = 0	4MHz	433	480	440	495	444	500	449	512	467	516	μA
IDD_STOP1	SYSOSC = 4MHz、USE4MHZSTOP = 1、DISABLESTOP = 0		217	248	223	255	229	263	235	275	255	298	
IDD_STOP2	SYSOSC オフ、DISABLESTOP=1、 ULPCLK=LFCLK	32kHz	54	67	56	70	61	78	67	92	86	123	
STANDBY モード													

VDD = 3.3V。すべての入力は、0V または VDD に接続されています。出力は、電流のソースまたはシンクを行いません。特に記述のないすべてのペリフェラルはディセーブルです。

パラメータ		ULPCLK	-40°C		25°C		85°C		105°C		125°C		単位
			標準値	最大値	標準値	最大値	標準値	最大値	標準値	最大値	標準値	最大値	
IDD _{STBY0}	LFCLK = LFXT、STORPCLKSTBY = 0、RTC イネーブル	32kHz	2	5	2.3	5	6	40	11	75	29	105	μA
IDD _{STBY1}	LFCLK = LFOSC、STORPCLKSTBY = 1、RTC イネーブル		1.5	3	1.7	4	5	40	10	70	28	100	
	LFCLK = LFXT、STORPCLKSTBY = 1、RTC イネーブル		1.5	3	1.7	4	5	40	10	70	28	100	
	LFCLK = LFXT、STORPCLKSTBY = 1、GPIOA イネーブル		1.5	3	1.7	4	5	40	10	70	28	100	

7.5.3 SHUTDOWN モード

すべての入力は、0V または VDD に接続されています。出力は、電流のソースまたはシンクを行いません。コアレギュレータはパワーダウンされています。

パラメータ		VDD	-40°C		25°C		85°C		105°C		125°C		単位
			標準値	最大値	標準値	最大値	標準値	最大値	標準値	最大値	標準値	最大値	
IDD _{SHDN}	SHUTDOWN モードの電源電流	3.3V	57		92		566		1335		3988		nA

7.6 電源シーケンス

7.6.1 電源ランプ

図 7-1 に、パワーアップ / パワーダウン時の POR-、POR+、BOR0-、BOR0+ の関係を示します。




図 7-1. パワーサイクルの POR/BOR 条件 - VDO

7.6.2 POR および BOR

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
dVDD/dt	VDD (電源電圧) のスローレート	立ち上がり			0.1	V/μs
		立ち下がり (1)			0.01	
		立ち下がり、STANDBY			0.1	V/ms

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
V _{POR+}	パワーオンリセット電圧レベル	立ち上がり	0.95	1.30	1.59	V
V _{POR-}		立ち下がり	0.9	1.25	1.54	V
V _{HYS, POR}	POR ヒステリシス		30	58	74	mV
V _{BOR0+, COLD}	ブラウンアウトリセット電圧レベル 0 (デフォルトのレベル)	-40°C ≤ T _a ≤ 25°C コールド スタート、立ち上がり	1.50	1.56	1.63	V
		25°C ≤ T _a ≤ 125°C コールド スタート、立ち上がり	1.51	1.58	1.65	
V _{BOR0+}		立ち上がり ⁽¹⁾	1.56	1.59	1.62	
V _{BOR0-}		立ち下がり ⁽¹⁾	1.55	1.58	1.61	
V _{BOR0, STBY}		STANDBY モード	1.51	1.56	1.61	
V _{BOR1+}	ブラウンアウトリセット電圧レベル 1	立ち上がり ⁽¹⁾	2.13	2.17	2.21	V
V _{BOR1-}		立ち下がり ⁽¹⁾	2.10	2.14	2.18	
V _{BOR1, STBY}		STANDBY モード	2.06	2.13	2.20	
V _{BOR2+}	ブラウンアウトリセット電圧レベル 2	立ち上がり ⁽¹⁾	2.73	2.77	2.82	V
V _{BOR2-}		立ち下がり ⁽¹⁾	2.7	2.74	2.79	
V _{BOR2, STBY}		STANDBY モード	2.62	2.71	2.8	
V _{BOR3+}	ブラウンアウトリセット電圧レベル 3	立ち上がり ⁽¹⁾	2.88	2.96	3.04	V
V _{BOR3-}		立ち下がり ⁽¹⁾	2.85	2.93	3.01	
V _{BOR3, STBY}		STANDBY モード	2.82	2.92	3.02	
V _{HYS, BOR}	ブラウンアウトリセットのヒステリシス	レベル 0		15	21	mV
		レベル 1 ~ 3		34	40	
T _{PD, BOR}	BOR 伝搬遅延	RUN/SLEEP/STOP モード			5	us
		STANDBY モード			100	us

(1) デバイスは RUN、SLEEP、STOP モードで動作しています。

7.7 フラッシュメモリの特性

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
電源						
VDD _{PGM/ERASE}	書き込みと消去の電源電圧		1.62		3.6	V
IDDERASE	消去動作中の VDD からの電源電流	電源電流の差分			10	mA
IDDPGM	書き込み動作中の VDD からの電源電流	電源電流の差分			10	mA
耐久性						
NWEC (HI_ENDURANCE)	選択された 32 セクタのフラッシュに対する消去 / 書き込みサイクル耐久性 ⁽¹⁾		100			k サイクル
NWEC (NORMAL_ENDURANCE)	消去 / 書き込みサイクル耐久性 (HI_ENDURANCE にフラッシュを使用しない) ⁽¹⁾		10			k サイクル
NE _(MAX)	故障に至るまでの全消去動作回数 ⁽²⁾		802			k 回の消去動作

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
NW _(MAX)	セクタが消去されるまでのワード線あたりの書き込み動作回数 (3)				83	書き込み動作
保持						
t _{RET_85}	フラッシュ メモリのデータ保持	-40°C ≤ T _j ≤ 85°C	60			年
t _{RET_105}	フラッシュ メモリのデータ保持	-40°C ≤ T _j ≤ 105°C	11.4			年
書き込みと消去のタイミング						
t _{PROG} (WORD, 64)	フラッシュ ワードの書き込み時間 (4) (6)			50	275	μs
t _{PROG} (SEC, 64)	1KB セクタの書き込み時間 (5) (6)			6.4		ms
t _{ERASE} (SEC)	セクタの消去時間	2k 以下の消去 / 書き込みサイクル、T _j ≥ 25°C		4	20	ms
t _{ERASE} (SEC)	セクタの消去時間	10k 以下の消去 / 書き込みサイクル、T _j ≥ 25°C		20	150	ms
t _{ERASE} (SEC)	セクタの消去時間	10k 未満の消去 / 書き込みサイクル		20	200	ms
t _{ERASE} (BANK)	バンクの消去時間	10k 未満の消去 / 書き込みサイクル		22	220	ms

- (1) MAIN フラッシュ バンクまたはデータ バンクから、最大 32 のアプリケーション選択セクタを高耐久性セクタとして使用できます。これにより、EEPROM エミュレーションなどのフラッシュ データを頻繁に更新するアプリケーションが可能になります。
- (2) 故障に至るまでにフラッシュによってサポートされる消去動作の累積回数。セクタ消去またはバンク消去動作は、1 回の消去動作と見なします。
- (3) ワード線を消去するまでに、許容されるワード線あたりの書き込み動作の最大回数。同じワード線への追加書き込みが必要な場合、ワード線あたりの書き込み動作の最大回数に達すると、セクタ消去が必要です。
- (4) 書き込み時間は、書き込みコマンドがトリガされてから、フラッシュ コントローラでコマンド完了割り込みフラグがセットされるまでの時間として定義されます。
- (5) セクタ書き込み時間は、最初のワード書き込みコマンドがトリガされてから、最後のワード書き込みコマンドが完了し、フラッシュ コントローラで割り込みフラグがセットされるまでの時間として定義されます。この時間には、セクタの書き込み中にソフトウェアが (最初のフラッシュ ワードの後に) 各フラッシュ ワードをフラッシュ コントローラに読み込むために必要な時間が含まれます。
- (6) フラッシュ ワード サイズは 64 データビット (8 バイト) です。ECC 付きデバイスの場合、フラッシュ ワード サイズの合計は 72 ビット (64 データビット + 8 ECC ビット) です。

7.8 タイミング特性

VDD=3.3V、T_a=25°C (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
ウェークアップ タイミング						
t _{WAKE, SLEEP}	SLEEP0 から RUN までのウェークアップ時間 (1)			1.4		μs
	SLEEP1 から RUN までのウェークアップ時間 (1)			1.6		
	SLEEP2 から RUN までのウェークアップ時間 (1)			2.2		
t _{WAKE, STOP}	STOP0 から RUN までのウェークアップ時間 (SYSOSC イネーブル) (1)			8		μs
	STOP1 から RUN までのウェークアップ時間 (SYSOSC イネーブル) (1)			10		
	STOP2 から RUN までのウェークアップ時間 (SYSOSC ディセーブル) (1)			10		

VDD=3.3V、T_a=25°C (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
t _{WAKE, STANDBY}	STANDBY0 から RUN までのウェークアップ時間 ⁽¹⁾			11.4		us
	STANDBY1 から RUN までのウェークアップ時間 ⁽¹⁾			11.4		
t _{WAKEUP, SHDN}	SHUTDOWN から RUN までのウェークアップ時間 ⁽²⁾	高速ブートがイネーブル		285		us
		高速ブートがディセーブル		315		
非同期高速クロック要求タイミング						
t _{DELAY, SLEEP}	非同期要求のエッジから最初の 32MHz MCLK エッジまでの遅延時間	モードは SLEEP1		0.34		us
		モードは SLEEP2		0.94		
t _{DELAY, STOP}	非同期要求のエッジから最初の 32MHz MCLK エッジまでの遅延時間	モードは STOP0		0.1		us
		モードは STOP1		2.4		
		モードは STOP2		0.9		
t _{DELAY, STANDBY}	非同期要求のエッジから最初の 32MHz MCLK エッジまでの遅延時間	モードは STANDBY0		3		us
		モードは STANDBY1		3.1		
スタートアップ タイミング						
t _{START, RESET}	デバイスのリセット / パワーアップからのコールド スタートアップ時間 ⁽³⁾	高速ブートがイネーブル		300		us
		高速ブートがディセーブル		350		
NRST のタイミング						
t _{RST, BOOTRST}	BOOTRST を生成するための NRST ピンのパルス長	ULPCLK≥4MHz		1.5		us
		ULPCLK=32kHz		29		
t _{RST, POR}	POR を生成するための NRST ピンのパルス長			1		s

- (1) ウェークアップ時間は、グリッチ フィルタがディセーブル (FILTEREN=0x0)、高速ウェークアップがイネーブル (FASTWAKEONLY=1) の条件で、外部ウェークアップ信号のエッジ (GPIO ウェークアップ イベント) から、ユーザー プログラムの最初の命令が実行されるまでの時間として測定されます。
- (2) ウェークアップ時間は、外部ウェークアップ信号 (IOMUX ウェークアップ イベント) のエッジから、ユーザー プログラムの最初の命令が実行されるまでの時間として測定されます。
- (3) スタートアップ時間は、VDD が VBOR0- と交差 (コールド スタートアップ) した時刻から、ユーザー プログラムの最初の命令が実行されるまでの時間として測定されます。

7.9 クロック仕様

7.9.1 システム発振器 (SYSOSC)

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
f _{SYSOSC}	出荷時に調整された SYSOSC 周波数	SYSOSCCFG.FREQ=00 (ベース)		32		MHz
		SYSOSCCFG.FREQ=01		4		
	ユーザー調整された SYSOSC 周波数	SYSOSCCFG.FREQ=10、SYSOSCSTRIMUSER.FREQ=10		24		
		SYSOSCCFG.FREQ = 10、SYSOSCSTRIMUSER.FREQ = 01		16		
f _{SYSOSC}	周波数補正ループ (FCL) がイネーブルで、理想的な ROSC 抵抗を想定した場合の SYSOSC 周波数精度 ^{(1) (2)}	SETUSEFCL=1、T _a = 25°C	-0.60		0.68	%
		SETUSEFCL=1、-40°C ≤ T _a ≤ 85°C	-0.80		0.93	
		SETUSEFCL=1、-40°C ≤ T _a ≤ 105°C	-0.80		1.1	
		SETUSEFCL=1、-40°C ≤ T _a ≤ 125°C	-0.80		1.3	

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
f _{SYSOSC}	周波数補正ループ (FCL) がイネーブルのときの SYSOSC 精度、R _{OSC} 抵抗を R _{OSC} ピンに配置、出荷時にトリムされた周波数用 ⁽¹⁾ (5) (6)	SETUSEFCL=1、T _a = 25°C、±0.1% ±25ppm R _{OSC}	-0.7		0.78	%
		SETUSEFCL=1、-40°C ≤ T _a ≤ 85°C、±0.1% ±25ppm R _{OSC}	-1.1		1.2	
		SETUSEFCL=1、-40°C ≤ T _a ≤ 105°C、±0.1% ±25ppm R _{OSC}	-1.1		1.4	
		SETUSEFCL=1、-40°C ≤ T _a ≤ 125°C、±0.1% ±25ppm R _{OSC}	-1.1		1.7	
f _{SYSOSC}	内部 ROSC 抵抗使用、周波数補正ループ (FCL) イネーブル時の SYSOSC 周波数精度、32MHz ⁽⁴⁾ (5) (6)	SETUSEFCL = 1、T _a = 25 °C	-1.2		1.3	%
		SETUSEFCL=1、-40°C ≤ T _a ≤ 125°C	-2.1		1.6	
f _{SYSOSC}	内部 ROSC 抵抗使用、周波数補正ループ (FCL) イネーブル時の SYSOSC 周波数精度、4MHz ⁽⁴⁾ (5) (6)	SETUSEFCL = 1、T _a = 25 °C	-1.2		1.7	%
		SETUSEFCL=1、-40°C ≤ T _a ≤ 125°C	-2.3		1.8	
f _{SYSOSC}	周波数補正ループ (FCL) がディセーブルのときの SYSOSC 精度、32MHz ⁽⁵⁾ (6)	SETUSEFCL=0、SYSOSCCFG.FREQ=00、-40°C ≤ T _a ≤ 125°C	-2.6		1.8	%
f _{SYSOSC}	出荷時に調整された周波数 4MHz の場合、周波数補正ループ (FCL) がディセーブルのときの SYSOSC 精度 ⁽⁵⁾ (6)	SETUSEFCL=0、SYSOSCCFG.FREQ=01、-40°C ≤ T _a ≤ 125°C	-2.8		2.1	%
R _{OSC}	ROSC ピンと VSS の間の外付け抵抗 ⁽¹⁾	SETUSEFCL=1		100		kΩ
t _{settle, SYSOSC}	目標精度に達するまでのセトリング タイム ⁽³⁾	SETUSEFCL=1、±0.1% 25ppm の R _{OSC} (1)			30	us
f _{settle, SYSOSC}	t _{settle} の間の f _{SYSOSC} の追加アンダーシュート精度 ⁽³⁾	SETUSEFCL=1、±0.1% 25ppm の R _{OSC} (1)	-16			%

- (1) SYSOSC 周波数補正ループ (FCL) を使うと、本デバイスの ROSC ピンと VSS との間に接続すべき外部リファレンス抵抗 (R_{OSC}) によって、SYSOSC の精度を高めることができます。±0.1% 25ppm の R_{OSC} に対する精度を示しています。公差の緩い抵抗も使用できます (SYSOSC の精度は低下します)。さまざまな R_{OSC} 精度での SYSOSC 精度の計算方法の詳細については、テクニカル リファレンス マニュアルの「SYSOSC」のセクションを参照してください。FCL をイネーブルしない場合には、R_{OSC} を実装する必要はありません。
- (2) デバイスの精度のみを表します。最終的な精度を判定するには、使用する ROSC 抵抗の公差と温度ドリフトを、この仕様と組み合わせる必要があります。±0.1% ±25ppm R_{OSC} についての性能が、基準点として示されています。
- (3) SYSOSC がウェークアップするとき (たとえば、低消費電力モードを終了するとき)、FCL がイネーブルなら、SYSOSC は最初に目標周波数 f_{SYSOSC} を、時間 t_{settle, SYSOSC} にわたって、最大 f_{settle, SYSOSC} の追加誤差だけアンダーシュートします。目標の精度はこの時間後に達成されます。
- (4) SYSOSC の周波数補正ループ (FCL) を使うと、内部リファレンス抵抗によって SYSOSC の精度を高めることができます。SYSOSC 精度の計算方法の詳細については、テクニカル リファレンス マニュアルの「SYSOSC」のセクションを参照してください。
- (5) SYSOSC の精度は、MCLK = SYSOSC、CPU が while(1) ループを実行し、SYSPLL が無効になっているデフォルトのパワーアップ状態で測定されます。
- (6) SYSOSC は、外部の 1ms パルスを測定トリガとして使用し、内部の FCC カウンタで測定されます。

7.9.2 低周波数発振器 (LFOSC)

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
f _{LFOSC}	LFOSC 周波数			32768		Hz
	LFOSC 精度	-40°C ≤ T _a ≤ 125°C	-5		5	%
		-40°C ≤ T _a ≤ 85°C	-3		3	%
I _{LFOSC}	LFOSC 消費電流			300		nA
t _{start, LFOSC}	LFOSC スタートアップ時間			1		ms

7.9.3 システム フェーズ ロック ループ (SYSPLL)

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位
f _{SYSPLLREF}	SYSPLL リファレンス周波数範囲 ⁽²⁾	4		48	MHz
f _{VCO}	VCO 出力周波数	80		400	MHz
f _{SYSPLL}	SYSPLL 出力周波数範囲 ⁽¹⁾	SYSPLLCLK0、SYSPLLCLK1	2.5	200	MHz
		SYSPLLCLK2X	10	400	
DC _{PLL}	SYSPLL 出力のデューティ サイクル	f _{SYSPLLREF} = 32MHz、f _{VCO} = 160MHz	45	55	%
Jitter _{SYSPLL}	SYSPLL RMS サイクル間ジッタ ⁽³⁾	f _{SYSPLLREF} = 32MHz、f _{VCO} = 160MHz	60		ps
	SYSPLL RMS 周期ジッタ ⁽³⁾	f _{SYSPLLREF} = 32MHz、f _{VCO} = 160MHz	45		
I _{SYSPLL}	SYSPLL 消費電流	f _{SYSPLLREF} = 32MHz、f _{VCO} = 160MHz	322		μA
t _{start, SYSPLL}	SYSPLL スタートアップ時間	f _{SYSPLLREF} = 32MHz、PDIV = 3、QDIV = 39、f _{VCO} = 160MHz、±0.5% 精度	14	24	us

- (1) SYSPLL は、デバイス クロック システムでサポートされているより高い出力周波数をサポートする場合があります。SYSPLL 出力周波数を構成するときは、デバイスの最大周波数仕様に違反しないようにしてください。
- (2) 技術リファレンスマニュアルの表 2-6 にある **SYSPLL チューニングパラメータ**を参照してください。
- (3) 最適な性能を得るには、PDIV = 2 (8MHz ループ周波数) を推奨します

7.9.4 低周波数クリスタル/ クロック

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
低周波数水晶発振器 (LFXT)						
f _{LFXT}	LFXT 周波数		32768			Hz
DC _{LFXT}	LFXT デューティ サイクル		30		70	%
OA _{LFXT}	LFXT 水晶発振余裕度		419			kΩ
C _{L, eff}	内部実効負荷容量 ⁽¹⁾		1			pF
t _{start, LFXT}	LFXT スタートアップ時間		1000			ms
I _{LFXT}	LFXT 消費電流	XT1DRIVE = 0、LOWCAP = 1	200			nA
低周波数デジタル クロック入力 (LFCLK_IN)						
f _{LFIN}	LFCLK_IN 周波数 ⁽²⁾	SETUSEEXLF = 1	29491	32768	36045	Hz
DC _{LFIN}	LFCLK_IN デューティ サイクル ⁽²⁾	SETUSEEXLF = 1	40		60	%
LFCLK モニタ						
f _{FAULTLF}	LFCLK モニタ フォルト周波数 ⁽³⁾	MONITOR=1	2800	4200	8400	Hz

- (1) これには、寄生結合およびパッケージ容量 (ピンごとに約 2 pF) が含まれ、 $C_{LFXIN} \times C_{LFXOUT} / (C_{LFXIN} + C_{LFXOUT})$ として計算されます。ここで、C_{LFXIN} および C_{LFXOUT} は、それぞれ LFXIN および LFXOUT における合計容量です。
- (2) デジタル クロック入力 (LFCLK_IN) は、ロジックレベルの方形波クロックを受け入れます。
- (3) LFCLK モニタは、LFXT または LFCLK_IN の監視に使用できます。最小フォルト周波数を下回る場合には必ずフォルトが発生し、最大フォルト周波数を超える場合には決してフォルトは発生しません。

7.9.5 高周波数クリスタル/ クロック

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位
高周波数水晶発振器 (HFXT)					
f _{HFXT}	HFXT 周波数	HFXTRSEL=00	4	8	MHz
		HFXTRSEL=01	8.01	16	
		HFXTRSEL=10	16.01	32	
		HFXTRSEL=11	32.01	48	

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
DC _{HFXT}	HFXT デューティ サイクル	HFXTRSEL=00	40		65	%
		HFXTRSEL=01	40		60	
		HFXTRSEL=10	40		60	
		HFXTRSEL=11	40		60	
OA _{HFXT}	HFXT 水晶発振余裕度	HFXTRSEL=00 (4～8MHz の範囲)		2		kΩ
C _{L, eff}	内部実効負荷容量 ⁽¹⁾			1		pF
t _{start, HFXT}	HFXT スタートアップ時間 ⁽²⁾	HFXTRSEL=11、32MHz 水晶振動子		0.5		ms
I _{HFXT}	HFXT 消費電流 ⁽²⁾	f _{HFXT} = 4MHz、R _m = 300Ω、C _L = 12pF		100		μA
		f _{HFXT} =48MHz、R _m =30Ω、C _L =12pF、 C _m =6.26fF、L _m =1.76mH		600		
高周波数デジタル クロック入力 (HFCLK_IN)						
f _{HFIN}	HFCLK_IN 周波数 ⁽³⁾	USEEXTHFCLK = 1	4		48	MHz
DC _{HFIN}	HFCLK_IN デューティ サイクル ⁽³⁾	USEEXTHFCLK = 1	40		60	%

- (1) これには、寄生結合およびパッケージ容量 (ピンごとに約 2 pF) が含まれ、 $C_{HFXIN} \times C_{HFXOUT} / (C_{HFXIN} + C_{HFXOUT})$ として計算されます。ここで、 C_{HFXIN} および C_{HFXOUT} は、それぞれ HFXIN および HFXOUT における合計容量です。
- (2) HFXT スタートアップ時間 (t_{start, HFXT}) は、HFXT がイネーブルになってから、標準的な水晶振動子の安定した発振までの時間で測定されます。スタートアップ時間は、水晶の周波数および水晶振動子の仕様に依存します。『MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル』の HFXT セクションを参照してください。RSEL が大きいほど消費電流が増加し、RSEL が大きいほど起動時間が減少します。
- (3) デジタル クロック入力 (HFCLK_IN) は、ロジックレベルの方形波クロックを受け入れます。

7.10 デジタル IO

7.10.1 電気的特性

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件	最小値	標準値	最大値	単位
V _{IH}	High レベル入力電圧	ODIO ⁽¹⁾	VDD ≥ 1.62V		5.5	V
			VDD ≥ 2.7V		5.5	V
		すべての I/O (ODIO とリセットを除く)	VDD ≥ 1.62V		VDD+0.3	V
V _{IL}	Low レベル入力電圧	ODIO	VDD ≥ 1.62V		0.3*VDD	V
			VDD ≥ 2.7V		0.8	V
		すべての I/O (ODIO とリセットを除く)	VDD ≥ 1.62V		0.3*VDD	V
V _{HYS}	ヒステリシス	ODIO		0.05*VDD		V
		すべての I/O (ODIO を除く)		0.1*VDD		V
I _{Ikg}	ハイ インピーダンスのリーク電流 (PZ、PN、PM を除くすべてのパッケージ)	SDIO ^{(2) (3)}	1.62V ≤ VDD ≤ 3.6V、-40°C ≤ T _a ≤ 125°C		50 ⁽⁴⁾	nA
	ハイインピーダンスリーク電流 (PZ、PN、PM パッケージ)	SDIO ^{(2) (3)}	1.62V ≤ VDD ≤ 3.6V、-40°C ≤ T _a ≤ 25°C		70 ⁽⁴⁾	nA
			1.62V ≤ VDD ≤ 3.6V、-40°C ≤ T _a ≤ 125°C		400 ⁽⁴⁾	nA
R _{PU}	プルアップ抵抗	すべての I/O (ODIO を除く)	VIN = VSS	40		kΩ
R _{PD}	プルダウン抵抗		VIN = VDD	40		kΩ

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件		最小値	標準値	最大値	単位
C_i	入力容量		VDD = 3.3V		5		pF
V_{OH}	High レベル出力電圧	SDIO	VDD ≥ 2.7V、 $ I_{IO} _{max} = 6mA$ VDD ≥ 1.71V、 $ I_{IO} _{max} = 2mA$ VDD ≥ 1.62V、 $ I_{IO} _{max} = 1.5mA$ -40°C ≤ T _a ≤ 25°C	VDD-0.4			V
			VDD ≥ 2.7V、 $ I_{IO} _{max} = 6mA$ VDD ≥ 1.71V、 $ I_{IO} _{max} = 2mA$ VDD ≥ 1.62V、 $ I_{IO} _{max} = 1.5mA$ -40°C ≤ T _a ≤ 125°C	VDD-0.45			
		HSIO	VDD ≥ 2.7V、DRV = 1、 $ I_{IO} _{max} = 6mA$ VDD ≥ 1.71V、DRV = 1、 $ I_{IO} _{max} = 3mA$ VDD ≥ 1.62V、DRV = 1、 $ I_{IO} _{max} = 2mA$ -40°C ≤ T _a ≤ 25°C	VDD-0.4			
			VDD ≥ 2.7V、DRV = 1、 $ I_{IO} _{max} = 6mA$ VDD ≥ 1.71V、DRV = 1、 $ I_{IO} _{max} = 3mA$ VDD ≥ 1.62V、DRV = 1、 $ I_{IO} _{max} = 2mA$ -40°C ≤ T _a ≤ 125°C	VDD-0.45			
			VDD ≥ 2.7V、DRV = 0、 $ I_{IO} _{max} = 4mA$ VDD ≥ 1.71V、DRV = 0、 $ I_{IO} _{max} = 2mA$ VDD ≥ 1.62V、DRV = 0、 $ I_{IO} _{max} = 1.5mA$ -40°C ≤ T _a ≤ 25°C	VDD-0.4			
			VDD ≥ 2.7V、DRV = 0、 $ I_{IO} _{max} = 4mA$ VDD ≥ 1.71V、DRV = 0、 $ I_{IO} _{max} = 2mA$ VDD ≥ 1.62V、DRV = 0、 $ I_{IO} _{max} = 1.5mA$ -40°C ≤ T _a ≤ 125°C	VDD-0.45			
		HDIO	VDD ≥ 2.7V、DRV = 1 ⁽⁵⁾ 、 $ I_{IO} _{max} = 20mA$ VDD ≥ 1.71V、DRV = 1 ⁽⁵⁾ 、 $ I_{IO} _{max} = 10mA$	VDD-0.4			
			VDD ≥ 2.7V、DRV = 0、 $ I_{IO} _{max} = 6mA$ VDD ≥ 1.71V、DRV = 0、 $ I_{IO} _{max} = 2mA$	VDD-0.4			

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件		最小値	標準値	最大値	単位
V _{OL}	Low レベル出力電圧	SDIO	VDD ≥ 2.7V、 I _{IO} _{max} = 6mA VDD ≥ 1.71V、 I _{IO} _{max} = 2mA VDD ≥ 1.62V、 I _{IO} _{max} = 1.5mA -40°C ≤ T _a ≤ 25°C			0.4	V
			VDD ≥ 2.7V、 I _{IO} _{max} = 6mA VDD ≥ 1.71V、 I _{IO} _{max} = 2mA VDD ≥ 1.62V、 I _{IO} _{max} = 1.5mA -40°C ≤ T _a ≤ 125°C			0.45	
		HSIO	VDD ≥ 2.7V、DRV = 1、 I _{IO} _{max} = 6mA VDD ≥ 1.71V、DRV = 1、 I _{IO} _{max} = 3mA VDD ≥ 1.62V、DRV = 1、 I _{IO} _{max} = 2mA -40°C ≤ T _a ≤ 25°C			0.4	
			VDD ≥ 2.7V、DRV = 1、 I _{IO} _{max} = 6mA VDD ≥ 1.71V、DRV = 1、 I _{IO} _{max} = 3mA VDD ≥ 1.62V、DRV = 1、 I _{IO} _{max} = 2mA -40°C ≤ T _a ≤ 125°C			0.45	
			VDD ≥ 2.7V、DRV = 0、 I _{IO} _{max} = 4mA VDD ≥ 1.71V、DRV = 0、 I _{IO} _{max} = 2mA VDD ≥ 1.62V、DRV = 0、 I _{IO} _{max} = 1.5mA -40°C ≤ T _a ≤ 25°C			0.4	
			VDD ≥ 2.7V、DRV = 0、 I _{IO} _{max} = 4mA VDD ≥ 1.71V、DRV = 0、 I _{IO} _{max} = 2mA VDD ≥ 1.62V、DRV = 0、 I _{IO} _{max} = 1.5mA -40°C ≤ T _a ≤ 125°C			0.45	
		HDIO	VDD ≥ 2.7V、DRV = 1 ⁽⁵⁾ 、 I _{IO} _{max} = 20mA VDD ≥ 1.71V、DRV = 1 ⁽⁵⁾ 、 I _{IO} _{max} = 10mA			0.4	
			VDD ≥ 2.7V、DRV = 0、 I _{IO} _{max} = 6mA VDD ≥ 1.71V、DRV = 0、 I _{IO} _{max} = 2mA			0.4	
		ODIO	VDD ≥ 2.7V、I _{OL} _{max} = 8mA VDD ≥ 1.71V、I _{OL} _{max} = 4mA -40°C ≤ T _a ≤ 25°C			0.4	
			VDD ≥ 2.7V、I _{OL} _{max} = 8mA VDD ≥ 1.71V、I _{OL} _{max} = 4mA -40°C ≤ T _a ≤ 125°C			0.45	

- (1) I/O タイプ: ODIO = 5V 対応オープンドレイン、SDIO=標準駆動、HSIO=高速、HDIO =高駆動
- (2) リーク電流は、対応するピンに VSS または VDD を印加して計測されます (特に記述のない限り)。
- (3) デジタル ポート ピンのリーク電流は個別に計測されます。ポート ピンは入力として選択され、プルアップ / プルダウン抵抗は無効化されています。
- (4) この値は、SDIO がアナログ入力と多重化されていない場合の値です。SDIO がアナログ入力と多重化されている場合、リーク電流はさらに大きくなる可能性があります。

(5) DRV = 1 の高駆動強度構成で HDIO を動作させる場合は、信号のスルー レートを制限するため直列抵抗が必要です

7.10.2 スイッチング特性

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件		最小値	標準値	最大値	単位
f _{max}	ポート出力周波数 ⁽¹⁾	SDIO	VDD ≥ 2.7V, CL = 20pF			32	MHz
			VDD ≥ 1.71V, C _L = 20pF			16	
		HSIO	VDD ≥ 2.7V, DRV = 1, CL = 20pF			40	
			VDD ≥ 2.7V, DRV = 0, CL = 20pF			32	
			VDD ≥ 1.71V, DRV = 1, CL = 20pF			24	
			VDD ≥ 1.71V, DRV = 0, CL = 20pF			16	
		HDIO	VDD ≥ 2.7V, DRV = 1, ⁽²⁾ CL = 20pF			20	
			VDD ≥ 2.7V, DRV = 0, CL = 20pF			20	
			VDD ≥ 1.71V, DRV = 1, ⁽²⁾ CL = 20pF			16	
			VDD ≥ 1.71V, DRV = 0, CL = 20pF			16	
		ODIO	VDD ≥ 1.71V, FM*, CL = 20pF~100pF			1	
t _r , t _f	出力立ち上がり / 立ち下がり時間	SDIO	VDD ≥ 2.7V, CL = 20pF			3.5	ns
			VDD ≥ 1.71V, C _L = 20pF			6.6	
		HSIO	VDD ≥ 2.7V, DRV = 1, CL = 20pF			1.8	
			VDD ≥ 2.7V, DRV = 0, CL = 20pF			5.9	
			VDD ≥ 1.71V, DRV = 1, CL = 20pF			3.7	
			VDD ≥ 1.71V, DRV = 0, CL = 20pF			12.6	
		HDIO	VDD ≥ 2.7V, DRV = 1, CL = 20pF			1.7	
			VDD ≥ 2.7V, DRV = 0, CL = 20pF			3.8	
			VDD ≥ 1.71V, DRV = 1, CL = 20pF			3.1	
			VDD ≥ 1.71V, DRV = 0, CL = 20pF			8.2	
t _f	出力立ち下がり時間	ODIO	VDD ≥ 1.71V, FM*, CL = 20pF~100pF	20*VDD/5.5		120	ns

(1) I/O タイプ: ODIO = 5V 対応オープンドレイン、SDIO=標準駆動、HSIO=高速、HDIO =高駆動

(2) DRV = 1 の高駆動強度構成で HDIO を動作させる場合は、信号のスルー レートを制限するため直列抵抗が必要です

7.11 アナログ マルチプレクサ VBOOST

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
I _{VBST}	VBOOST 電流加算器	MCLK/ULPCLK は LFCLK		0.8		μA
		MCLK/ULPCLK は LFCLK ではなく、SYSOSC の周波数は 4MHz		10.6		
t _{START,VBST}	VBOOST 起動時間			12	20	us

7.12 ADC

7.12.1 電気的特性

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。すべての代表値は 25°C で測定されており、すべての精度パラメータは 12 ビット分解能モードを使用して測定されています (特に記述のない限り)。

パラメータ		テスト条件	最小値	標準値	最大値	単位
$V_{in(ADC)}$	アナログ入力電圧範囲 ⁽¹⁾	すべての ADC アナログ入力ピンに適用されます	0		VDD	V
V_{R+}	正の ADC リファレンス電圧	VDD から供給される V_{R+}		VDD		V
		外部リファレンス電圧ピン (VREF+) から供給される V_{R+}	1.4		VDD	V
		内部リファレンス電圧 (VREF) から供給される V_{R+}		VREF		V
V_{R-}	負の ADC リファレンス電圧			0		V
F_S	ADC サンプリング周波数	RES = 0x0 (12 ビット モード)			4	MSPS
		RES = 0x1 (10 ビット モード)			4	
		RES = 0x2 (8 ビット モード)、SCOMP = 2			5.3	
$I_{(ADC)}$	VDD 端子に流れ込む動作電源電流	$F_S = 4\text{MSPS}$, $V_{R+} = VDD$		1.75 ⁽²⁾		mA
$C_{S/H}$	ADC サンプル ホールド容量			3.3		pF
R_{in}	ADC 入力抵抗			0.5		kΩ
ENOB	有効ビット数	$f_{in} = 10\text{kHz}$ 、外部リファレンス ⁽³⁾	10.9	11.1		ビット
		$f_{in} = 10\text{kHz}$ 、外部リファレンス ⁽³⁾ 、HW 平均化イネーブル、16 サンプル、2 ビット シフト	12.3	12.5		
		$f_{in} = 10\text{kHz}$ 、内部リファレンス、 $V_{R+} = VREF = 2.5\text{V}$ (VRSEL = 4h) ⁽⁵⁾	9.9	10.8		
		$f_{in} = 10\text{kHz}$ 、内部リファレンス、 $V_{R+} = VREF = 2.5\text{V}$ (VRSEL = 2h)		9.8		
SNR	信号対雑音比	$f_{in} = 10\text{kHz}$ 、外部リファレンス ⁽³⁾		68		dB
		$f_{in} = 10\text{kHz}$ 、外部リファレンス ⁽³⁾ 、HW 平均化イネーブル、16 サンプル、2 ビット シフト		78		
		$f_{in} = 10\text{kHz}$ 、内部リファレンス、 $V_{R+} = VREF = 2.5\text{V}$ (VRSEL = 4h) ⁽⁵⁾		66		
		$f_{in} = 10\text{kHz}$ 、内部リファレンス、 $V_{R+} = VREF = 2.5\text{V}$ (VRSEL = 2h)		60		
PSRR _{DC}	電源除去比、DC	外部リファレンス電圧 ⁽³⁾ 、VDD = VDD _(min) ~ VDD _(max)		62		dB
		VDD = VDD _(min) ~ VDD _(max) 内部リファレンス電圧、 $V_{R+} = VREF = 2.5\text{V}$		60		
PSRR _{AC}	電源除去比、AC	外部リファレンス電圧 ⁽³⁾ 、 $\Delta VDD = 0.1\text{V}$ (1kHz 時)		61		dB
		$\Delta VDD = 0.1\text{V}$ (1kHz 時) 内部リファレンス電圧、 $V_{R+} = VREF = 2.5\text{V}$		52		
T_{wakeUp}	ADC ウェークアップ時間	内部リファレンス電圧はオンであると仮定			5	μs
$V_{\text{SupplyMon}}$	電源モニタ分圧器 (VDD/3) の精度	ADC の入力チャネル: 電源モニタ ^{(4) (6)}	-1.5		1.5	%
$I_{\text{SupplyMon}}$	電源モニタ分圧器の消費電流	ADC の入力チャネル: 電源モニタ		10		μA

- (1) 有効な変換結果を得るには、選択された ADC リファレンス電圧の範囲内 ($V_{R+} \sim V_{R-}$) にアナログ入力電圧範囲が含まれている必要があります。
- (2) 内部リファレンス電圧 (VREF) の消費電流は、消費電流パラメータ ($I_{(ADC)}$) には含まれません。
- (3) 外部リファレンス電圧のすべての仕様は、 $V_{R+} = VREF+ = VDD = 3.3\text{V}$ かつ $V_{R-} = VREF- = VSS = 0\text{V}$ の条件で、VREF+ ピンの外部容量 1μF として測定されたものです。
- (4) アナログ電源モニタ。チャネル 15 のアナログ入力は切り離されており、分圧器 (VDD/3) と内部的に接続されています。
- (5) 内部リファレンス電圧 VREF を使用してこの ENOB を達成するには、MEMCTL レジスタの VRSEL ビットを 4h に設定する必要があることに注意してください。これにより、REFN が VREF- に、REFP が VREF+ に設定されます。この構成では、VREF- ピンと VREF+ ピンに外部接続はできません。REFN ピンはデバイスのグラウンドに接続してください。
- (6) 外部リファレンス電圧 (VREFSEL = 1) を使用した場合の特性

7.12.2 スイッチング特性

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ	テスト条件	最小値	標準値	最大値	単位
f _{ADCCLK}	ADC クロック周波数	4		48	MHz
t _{ADC trigger}	ソフトウェアトリガの最小幅	3			ADCCLK のサイクル数
t _{Sample}	サンプリング時間	12 ビット モード、R _S = 50Ω、C _{pext} = 10pF	62.5		ns
t _{Sample_DAC}	DAC を入力として使用したサンプリング時間	0.5			μs
t _{Sample_SupplyMon}	サンプリング時間 (電源モニタ (VDD/3) あり)	5			μs

7.12.3 直線性パラメータ

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。すべての代表値は 25°C で測定されており、すべての直線性パラメータは 12 ビット分解能モードを使用して測定されています (特に記述のない限り)。(1)

パラメータ	テスト条件	最小値	標準値	最大値	単位
E _I	積分直線性誤差 (INL)	外部リファレンス電圧 (2)	-2	2	LSB
E _D	微分直線性誤差 (DNL) ミッシング コードなしを保証	外部リファレンス電圧 (2)	-1	1	LSB
E _O	オフセット誤差	内部または外部のリファレンス電圧 (2) (3)	-3.5	3.5	mV
E _G	ゲイン誤差	外部リファレンス、VRSEL = 1h(2)	-4	4	LSB

- (1) し総合未調整誤差 (TUE) は、次の式を使用して、E_I、E_O、E_G から計算できます。TUE = $\sqrt{(E_I^2 + |E_O|^2 + E_G^2)}$
注: 上記の式が正確であるためには、すべての誤差を同じ単位 (通常は LSB) に変換する必要があります。
- (2) 外部リファレンス電圧のすべての仕様は、V_{R+} = VREF+ = VDD、V_{R-} = VSS = 0V、VREF+ ピンの外部容量 1μF として測定されたものです。
- (3) 内部リファレンス電圧 VREF を使用してこのオフセット エラーを達成するには、MEMCTL レジスタの VRSEL ビットを外部リファレンス モードに設定する必要があることに注意してください。これにより、REFN が VREF- に、REFP が VREF+ に設定されます。この構成では、VREF- ピンと VREF+ ピンに外部接続はできません。

7.12.4 代表的な接続図




図 7-2. ADC 入力ネットワーク

1. R_{in} と C_{S/H} の値については、電気的特性を参照してください。
2. C_I の値については、「デジタル IO 電気的特性」を参照してください。
3. C_{par} と R_{par} は外部 ADC 入力回路の寄生容量および抵抗を表します。

次の式を使用して、ADC 変換に必要な最小サンプリング時間 (T) を求めます。

1. $\tau = (R_{par} + R_{in}) * C_{S/H} + R_{par} * (C_{par} + C_I)$
2. $K = \ln(2^n / \text{セトリング誤差}) - \ln((C_{par} + C_I) / C_{S/H})$
3. T (最小サンプリング時間) = K * τ

7.13 温度センサ

自由気流での動作温度範囲内 (特に記述のない限り)⁽¹⁾

パラメータ		テスト条件	最小値	標準値	最大値	単位
TS _{TRIM}	出荷時調整温度 ⁽²⁾	ADC および VREF の構成: RES = 0 (12 ビット モード)、VRSEL = 2h (VREF = 1.4V)、VREF+ での cap=1uF、ADC t _{Sample} = 12.5μs	27	30	33	°C
TS _c	温度係数	-40 °C ≤ T _j ≤ 130 °C	-2.05	-1.9	-1.75	mV/°C
t _{SET, TS}	温度センサのセトリング タイム ⁽³⁾	ADC および VREF の構成: RES = 0 (12 ビット モード)、VRSEL = 2h (VREF = 1.4V)、ADC CHANNEL = 11			12.5	us

- (1) 実際の絶対的な温度精度は、相対的温度精度と調整精度を組み合わせ、すべてのアナログ / デジタル変換誤差を考慮することで計算できます。
- (2) ユーザー較正により、より高い絶対精度を実現できます。「詳細説明」セクションの「温度センサ」の章を参照してください。
- (3) これは、温度センサの測定に必要な最小 ADC サンプルング時間です。

7.14 VREF

7.14.1 電圧特性

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件	最小値	標準値	最大値	単位
VDD _{min}	VREF 動作に必要な最低電源電圧	BUFCONFIG = 1	1.62			V
		BUFCONFIG = 0	2.7			
VREF	リファレンス電圧の出力電圧	BUFCONFIG = 1	1.38	1.4	1.42	V
		BUFCONFIG = 0	2.46	2.5	2.54	

7.14.2 電気的特性

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件	最小値	標準値	最大値	単位
I _{VREF}	VREF の動作電源電流	BUFCONFIG = {0, 1}, 無負荷		189	330	μA
I _{Drive}	VREF 出力駆動能力 ⁽¹⁾	VREF+ デバイス ピンでサポートされる駆動能力			100	μA
I _{SC}	VREF 短絡電流				100	mA
TC _{VREF}	VREF の温度係数 (バンドギャップ + VRBUF) ⁽²⁾	BUFCONFIG = {1}			80	ppm/°C
TC _{VREF}	VREF の温度係数 (バンドギャップ + VRBUF) ⁽²⁾	BUFCONFIG = {0}			80	ppm/°C
TC _{drift}	VREF の長期ドリフト	時間 = 1000 時間、BUFCONFIG = {0, 1}, T = 25°C			300	ppm
PSRR _{DC}	VREF 電源除去比、DC	VDD = 1.7V ~ VDDmax, BUFCONFIG = 1	60	70		dB
		VDD = 2.7V ~ VDDmax, BUFCONFIG = 0	50	60		
V _{noise}	VREF 出力での RMS ノイズ (0.1Hz ~ 100MHz)	BUFCONFIG = 1		500		μVrms
		BUFCONFIG = 0		900		
C _{VREF}	VREF+ ピンの推奨 VREF デカップリング コンデンサ ^{(3) (4) (5)}		0.7	1	1.15	μF
T _{startup}	VREF 起動時間	BUFCONFIG = {0, 1}, VDD ≥ 2.7V, C _{VREF} = 1μF			200	μs
T _{refresh}	VREF 外部コンデンサのリフレッシュ時間	BUFCONFIG = {0, 1}, VDD ≥ 2.7V, C _{VREF} = 1μF	31.25			

- (1) 示された最大出力駆動能力は、デバイスでどのペリフェラルが使用されているかに関係なくサポートされます。
- (2) VREF 出力の温度係数は、TC_{VRBUF} と内部バンドギャップ リファレンスの温度係数の和です。

- (3) 内部リファレンス電圧 V_{REF} を使用する場合、デカップリング コンデンサ (C_{VREF}) が必要であり、 V_{REF+} ピンから V_{REF-}/GND に接続する必要があります。 $V_{REF+/-}$ ピンを使用して外部リファレンスを供給する場合、外部リファレンス ソースに基づいてデカップリング コンデンサの値を選択する必要があります。
- (4) 0805 以下のパッケージ サイズのセラミック コンデンサを推奨します。許容誤差は最大 $\pm 20\%$ です。
- (5) V_{REF} モジュールは、 C_{VREF} が接続されているときのみにイネーブルにして、それ以外の場合はイネーブルにしないでください。

7.15 コンパレータ (COMP)

7.15.1 コンパレータ電気的特性

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件	最小値	標準値	最大値	単位
コンパレータ電気的特性						
V_{cm}	コモン モード入力範囲		0		VDD	V
V_{offset}	入力オフセット電圧		-20		20	mV
V_{hys}	DC 入力ヒステリシス	HYST = 00h		0.4		mV
		HYST = 01h		10		
		HYST = 02h		20		
		HYST = 03h		30		
t_{PD_ls}	伝搬遅延時間、応答時間	出力フィルタ オフ、オーバードライブ = 100mV、高速モード		32	50	ns
		出力フィルタ オフ、オーバードライブ = 100mV、低消費電力モード		1.2	4	μ s
t_{en}	コンパレータ イネーブル時間	伝播遅延仕様に達するまでの起動時間、高速モード (コンパレータのみ)			5	μ s
		伝播遅延仕様に達するまでの起動時間、低消費電力モード (コンパレータのみ)			10	μ s
I_{comp}	コンパレータの消費電流	$V_{cm} = VDD/2$ 、100mV オーバードライブ、リファレンス電圧は DAC 出力、VDD が DAC のリファレンス電圧、高速モード		130	200	μ A
		$V_{cm} = VDD/2$ 、100mV オーバードライブ、リファレンス電圧は DAC 出力、VDD が DAC のリファレンス電圧、低消費電力モード		0.85	2.7	μ A
		$V_{cm} = VDD/2$ 、100mV オーバードライブ、コンパレータのみ。高速モード		120	180	μ A
		$V_{cm} = VDD/2$ 、100mV オーバードライブ、コンパレータのみ、低消費電力モード		0.7	2.1	μ A
I_{comp}	コンパレータ + V_{REF} の消費電流が低消費電力	$V_{cm} = VDD/2$ 、100mV オーバードライブ、リファレンス電圧は DAC 出力 V_{REF} が DAC のリファレンス、低電力モード。VREF レジスタ SHCYCLE=0xC0、HCYCLE=0xC0、SHMODE=1		3.5		μ A
8 ビット DAC 電気的特性						
V_{dac}	DAC の出力範囲		0		VDD	V
$V_{dac-code}$	特定のコードに対する 8 ビット DAC の出力電圧	$V_{IN} = 8$ ビット DAC に与えるリファレンス電圧、コード $n = 0 \sim 255$		$V_{IN} \times (n+1) / 256$		V
INL	8 ビット DAC の積分非直線性		-1		1	LSB
DNL	8 ビット DAC の微分非直線性		-1		1	LSB
ゲイン誤差	8 ビット DAC のゲイン誤差	リファレンス電圧=VDD	-2		2	FSR の %
オフセット誤差	8 ビット DAC のオフセット誤差		-5		5	mV
t_{dac_settle}	スタティック モードでの 8 ビット DAC のセッティング タイム	DACCODE0 = 0 $\rightarrow$ 255、DAC 出力が 1 LSB まで正確		1.5		μ s

7.16 DAC

7.16.1 DAC 電源仕様

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件	最小値	標準値	最大値	単位
V _{REF}	リファレンス電圧	VDD、外部、内部 (1.4V、2.5V)	1.4		VDD	V
I _{DAC}	VDD からの DAC 消費電流	VREF = VDD、無負荷、DAC コード = 0x800		400		μA

7.16.2 DAC 出力仕様

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件	最小値	標準値	最大値	単位
V _O	出力電圧範囲	無負荷、Vref = VDD、DATA = 0x0			20	mV
		無負荷、Vref = VDD、DATA = 0xFFFF	VDD-0.05	VDD-0.01	VDD	V
		R _{load} = 3.3kΩ、Vref = VDD、DATA = 0x0			0.13	V
		R _{load} = 3.3kΩ、Vref = VDD、DATA = 0xFFFF	VDD-0.13	VDD-0.1	VDD	V
C _{L(DAC)}	負荷容量				100	pF
I _{L(DAC)}	負荷電流		-1		1	mA
R _{OUT(DAC)}	出力抵抗	R _{load} = 3.3kΩ、Vref = VDD、V _O = 0.3V ~ VDD-0.3V		1.2	10	Ω

7.16.3 DAC 動的仕様

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件	最小値	標準値	最大値	単位
SR	スループート	DATA = 0x80 → 0xF7F → 0x80、Vref = 外部リファレンス		5.5		V/μs
GE	グリッチ エネルギー	DATA = 0x800 → 0x7FF → 0x800、Vref = 外部リファレンス		1.2		nV-s
PSRR _{DC}	電源除去比、DC	ΔVDD = 100mV、DATA = 0xFFFF、Vref = 外部リファレンス		79.5		dB
PSRR _{AC}	電源除去比、AC	ΔVDD = 100mV、100kHz、DATA = 0xFFFF、Vref = 外部リファレンス		25.7		dB
SNR	信号対雑音比	Vref = 外部リファレンス、4kHz 入力、1Msps サンプリング レート ⁽¹⁾		80.9		dB
THD	全高調波歪	Vref = 外部リファレンス、4kHz 入力、1Msps サンプリング レート ⁽¹⁾		71.5		dB
SINAD	信号対ノイズ + 歪	Vref = 外部リファレンス、4kHz 入力、1Msps サンプリング レート ⁽¹⁾		71.1		dB
ENOB	有効ビット数	Vref = 外部リファレンス、4kHz 入力、1Msps サンプリング レート ⁽¹⁾		11.5		ビット

(1) ローパス フィルタ (通過帯域 300Hz~4kHz) を DAC 出力ピンに接続。

7.16.4 DAC 直線性仕様

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件	最小値	標準値	最大値	単位
分解能				12		ビット
DNL	微分非直線性	Vref = 内部リファレンス、外部リファレンス、または VDD リファレンス ⁽¹⁾	-1		1	LSB
INL	積分非直線性	Vref = 内部リファレンス、外部リファレンス、または VDD リファレンス ⁽¹⁾	-4		4	LSB
E _G	ゲイン誤差	Vref = 内部リファレンス、外部リファレンス、または VDD リファレンス ⁽¹⁾	-2	0.5	2	%FSR
E _O	オフセット誤差	Vref = 内部リファレンス、外部リファレンス、または VDD リファレンス、キャリブレーションあり ⁽¹⁾	-2	0.5	2	mV
E _O	オフセット誤差	Vref = 内部リファレンス、外部リファレンス、または VDD リファレンス電圧、キャリブレーションなし ⁽¹⁾	-20		20	mV
t _{cal}	オフセット キャリブレーション時間		1.3			ms

(1) DAC の有効出力範囲は 0.3~VDD-0.3 です。

7.16.5 DAC タイミング仕様

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件	最小値	標準値	最大値	単位
$t_{ON,12b}$	オフ状態からのターンオン時間 (VREF 準備完了)	DATA = 0xFFFF、誤差 < ± 2 LSB、Vref = 内部リファレンス		4.5	6.9	μs
$t_{S(FS)}$	フルスケール セットリング タイム	DATA = 0x1EC-> 0xFFFF-> 0x1EC、誤差 < ± 2 LSB、Vref = 内部リファレンス		0.8	1	μs

7.17 I2C

7.17.1 I2C 特性

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	スタンダード モード		ファスト モード		ファスト モード プラス		単位
			最小値	最大値	最小値	最大値	最小値	最大値	
f_{I2C}	I2C 入力クロック周波数		2	32	8	32	20	32	MHz
f_{SCL}	SCL クロック周波数		0.025	0.1		0.4		1	MHz
$t_{HD,STA}$	(リピート) スタート ホールド時間		4		0.6		0.26		μs
t_{LOW}	SCL クロック Low 期間		4.7		1.3		0.5		μs
t_{HIGH}	SCL クロックの High 期間		4		0.6		0.26		μs
$t_{SU,STA}$	リピート スタート セットアップ時間		4.7		0.6		0.26		μs
$t_{HD,DAT}$	データ ホールド時間		0		0		0		ns
$t_{SU,DAT}$	データ セットアップ時間		250		100		50		ns
$t_{SU,STO}$	ストップ セットアップ時間		4		0.6		0.26		μs
t_{BUF}	ストップ コンディションとスタートコンディションの間のバス解放時間		4.7		1.3		0.5		μs
$t_{VD,DAT}$	データ有効時間			3.45		0.9		0.45	μs
$t_{VD,ACK}$	データ有効アクノリッジ時間			3.45		0.9		0.45	μs

7.17.2 I2C フィルタ

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
f_{SP}	入力フィルタにより抑制されるスパイクのパルス持続時間	AGFSELx = 0		6		ns
		AGFSELx = 1		14	35	
		AGFSELx = 2		22	60	
		AGFSELx = 3		35	90	

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
$t_{HD,CI}$	POCI 入力データ ホールド時間	遅延サンプリングがイネーブル	24			ns
		遅延サンプリングなし	0			
$t_{VALID,CO}$	PICO 出力データの有効時間 ⁽²⁾				7	ns
$t_{HD,CO}$	PICO 出力データのホールド時間 ⁽³⁾		0			ns
ペリフェラル						
$t_{CS,LEAD}$	CS 進み時間、CS アクティブからクロックまで		10.5			ns
$t_{CS,LAG}$	CS 遅れ時間、最後のクロックから CS 非アクティブまで		1			ns
$t_{CS,ACC}$	CS アクセス時間、CS アクティブから POCI データ出力まで				24	ns
$t_{CS,DIS}$	CS ディセーブル時間、CS 非アクティブから POCI 高インピーダンスまで				24	ns
$t_{SU,PI}$	PICO 入力データ セットアップ時間		7.5			ns
$t_{HD,PI}$	PICO 入力データ ホールド時間		2			ns
$t_{VALID,PO}$	POCI 出力データの有効時間 ⁽²⁾	$2.7 < VDD < 3.6V$			25	ns
		$1.62 < VDD < 2.7V$			29	
$t_{HD,PO}$	POCI 出力データのホールド時間 ⁽³⁾		5.5			ns

- (1) 遅延サンプリング機能がイネーブルのとき、POCI 入力データのセットアップ時間を完全に補償できます。
(2) 出力が SCLK クロック エッジを変更した後、次の有効なデータを出力に駆動する時間を規定します。
(3) 出力が SCLK クロック エッジを変更した後、出力のデータが有効である間の時間を規定します。
(4) $f_{SPI}clk = 1/2(t_{LO/HI})$ 。ただし、 $t_{LO/HI} = \max(t_{VALID, CO} + t_{SU, PI}, t_{SU, CI} + t_{HD, PI}, t_{SU, CI} + t_{HD, PO})$ 。

7.18.2 SPI タイミング図




図 7-4. SPI のタイミング図 - コントローラ モード




図 7-5. SPI のタイミング図 - ペリフェラル モード

7.19 UART

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
f _{UART}	UART 入力クロック周波数	パワー ドメイン 1 の UART			80	MHz
		パワー ドメイン 0 の UART			40	
f _{BITCLK}	BITCLK クロック周波数 (MBaud のボー レートに等しい)	パワー ドメイン 1 の UART			10	MHz
		パワー ドメイン 0 の UART			5	
t _{SP}	入力フィルタにより抑制されるスパイクのパルス持続時間 ⁽¹⁾	AGFSELx = 0		6		ns
		AGFSELx = 1		14	35	
		AGFSELx = 2		22	60	
		AGFSELx = 3		35	90	

(1) UART 受信入力 (RX) に印加された、UART 受信グリッチ除去時間よりも短いパルスは抑制されます。そのため、選択されたグリッチ除去時間によって、使用可能な最大ボーレートが制限されることがあります。パルスが正しく認識されるようにするには、グリッチ除去時間の仕様の最大値よりもパルスの持続時間を長くする必要があります。

7.20 TIMx

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
t _{res}	タイマ分解能時間	パワー ドメイン 1 の TIMx、f _{TIMxCLK} = 80MHz	12.5			ns
		パワー ドメイン 0 の TIMx、f _{TIMxCLK} = 40MHz	25			ns
			1			t _{TIMxCLK}

7.21 TRNG

7.21.1 TRNG 電氣的特性

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位
$\text{TRNG}_{\text{IACT}}$	TRNG アクティブ電流	115			μA

7.21.2 TRNG スイッチング特性

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
TRNGCLK _F	TRNG 入力クロック周波数		9.5	10	25	MHz
TRNG _{STARTUP}	TRNG 起動時間			520		μs
TRNG _{LAT32}	ランダムな 32 ビットを生成するためのレイテンシ	デシメーション比 = 4、TRNG クロック = 20MHz		6.4		μs
TRNG _{LAT256}	ランダムな 256 ビットを生成するためのレイテンシ	デシメーション比 = 4、TRNG クロック = 20MHz		51.2		μs

7.22 エミュレーションおよびデバッグ

7.22.1 SWD タイミング

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
f _{SWD}	SWD 周波数				10	MHz

8 詳細説明

以降のセクションでは、このデータシートのデバイスを構成するすべてのコンポーネントについて説明します。これらのデバイスに内蔵されているペリフェラルは、メモリ マップ レジスタ (MMR) を介してソフトウェアで設定されます。詳細については、『[MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル](#)』の対応する章を参照してください。

8.1 機能ブロック図

MSPM0Gx51x の機能ブロック図 に、MSPM0Gx51x の機能ブロック図を示します。




図 8-1. MSPM0Gx51x の機能ブロック図

8.2 CPU

CPU サブシステム (MCPUSS) は、ARM Cortex-M0+ CPU、命令プリフェッチ / キャッシュ、システム タイマ、メモリ保護ユニット、割り込み管理機能を実装しています。ARM Cortex-M0+ は、組込みアプリケーションに高性能と低消費電力を提供する、コスト最適化された 32 ビット CPU です。CPU サブシステムの主な特長は次のとおりです。

- ARM Cortex-M0+ CPU は 32kHz~80MHz のクロック周波数をサポート
 - ARMv6-M Thumb 命令セット (リトル エンディアン)、シングル サイクル 32×32 乗算命令付き
 - ARM シングル サイクル IO ポートを経由して、GPIO レジスタにシングル サイクルでアクセス
- シーケンシャル コード実行を改善するためのプリフェッチ ロジック、4 つの 64 ビット キャッシュ ラインを備えた 1 キャッシュ
- 24 ビットのダウン カウンタと自動リロード機能を備えたシステム タイマ (SysTick)
- 8 つのプログラマブル領域を持つメモリ保護ユニット (MPU)
- 4 つのプログラム可能な優先レベルとテール チェーンを備えたネスト型ベクタ割り込みコントローラ (NVIC)
- 割り込みレイテンシを短縮するためのジャンプ インデックスを備えた、割り込みソース全体を拡張するための割り込みグループ

8.3 動作モード

MSPM0G MCU には 5 つのメイン動作モード (電力モード) があり、アプリケーションの要件に基づいてデバイスの消費電力を最適化できます。消費電力を低減するためのモードは次のとおりです。RUN、SLEEP、STOP、STANDBY、SHUTDOWN。CPU は RUN モードではコードをアクティブに実行しています。ペリフェラル割り込みイベントにより、デバイスを SLEEP、STOP、または STANDBY モードから RUN モードにウェークアップできます。SHUTDOWN モードでは、内部コア レギュレータが完全にディセーブルされ、消費電力が最小化されます。また、NRST、SWD、または特定の IO でのロジック レベルの一致によってのみウェークアップが可能です。RUN、SLEEP、STOP、STANDBY の各モードには、複数の構成可能なポリシー オプション (例: RUN.x) も含まれており、性能と消費電力のバランスを確保できます。

性能と消費電力のバランスをさらに高めるために、MSPM0G デバイスには次の 2 つの電力ドメインが実装されています。PD1 (CPU、メモリ、高性能ペリフェラル用) と PD0 (低速、低消費電力ペリフェラル用)。PD1 は、RUN モードと SLEEP モードで常に電源が供給されますが、他のすべてのモードではディセーブルになります。PD0 は、RUN、SLEEP、STOP、STANDBY の各モードで常に電源が供給されます。SHUTDOWN モードでは、PD1 と PD0 の両方がディセーブルになります。

8.3.1 動作モード別の機能 (MSPM0Gx51x)

各動作モードでサポートされている機能を 表 8-1 に示します。

機能キー:

- **EN:** その機能は、指定されたモードでイネーブルされます。
- **DIS:** その機能は、指定されたモードでディセーブル (クロックまたは電源のどちらかが遮断) されますが、その機能の設定は保持されます。
- **OPT:** その機能は、指定されたモードでは任意であり、イネーブルに設定されている場合はイネーブルのままです。
- **NS:** その機能は、指定されたモードで自動的にディセーブルになりませんが、サポートされていません。
- **OFF:** その機能は、指定されたモードで完全に電源がオフになり、設定情報は保持されません。OFF 状態からウェークアップするときは、アプリケーション ソフトウェアですべてのモジュール レジスタを所望の設定に再構成する必要があります。

表 8-1. 動作モード別のサポートされている機能

動作モード		RUN			SLEEP			ストップ			STANDBY		シャットダウン
		RUN0	RUN1	RUN2	SLEEP0	SLEEP1	SLEEP2	STOP0	STOP1	STOP2	STANDBY0	STANDBY1	
発振器	SYSOSC	EN		DIS	EN		DIS	OPT ⁽¹⁾	EN	DIS	DIS		OFF
	LFOSC または LFXT	EN (LFOSC または LFXT)											OFF
	HFXT	OPT	DIS		OPT	DIS		DIS			DIS		OFF
	SYSPLL	OPT	DIS ⁽⁴⁾		OPT	DIS ⁽⁴⁾		DIS ⁽⁴⁾			DIS ⁽⁴⁾		OFF
クロック	CPUCLK	80MHz	32kHz		DIS								OFF
	MCLK から PD1 へ	80MHz	32kHz		80MHz	32kHz		DIS					OFF
	ULPCLK から PD0 へ	40MHz	32kHz		40MHz	32kHz		4 MHz ⁽¹⁾	4MHz	32kHz	32kHz	DIS	OFF
	ULPCLK から TIMG0/8/9/14 へ	40MHz	32kHz		40MHz	32kHz		4 MHz ⁽¹⁾	4MHz	32kHz	32kHz	32 kHz ⁽²⁾	OFF
	RTCCLK	32kHz											OFF
	MFCLK	OPT	DIS		OPT	DIS		OPT		DIS	DIS		OFF
	MFPCLK	OPT	DIS		OPT	DIS		OPT		DIS	DIS		OFF
	LFCLK から PD0/1 へ	32kHz										DIS	OFF
	LFCLK から TIMG0/8/9/14 へ	32kHz										32 kHz ⁽²⁾	OFF
	LFCLK モニタ	OPT											OFF
MCLK モニタ	OPT										DIS	OFF	
PMU	POR モニタ	EN											
	BOR モニタ	EN											OFF
	コア レギュレータ	高駆動能力						中駆動能力			低駆動能力		OFF
コア機能	CPU	EN			DIS								OFF
	DMA	OPT						DIS (トリガをサポート)					OFF
	フラッシュ	EN						DIS					OFF
	SRAM (B0)	EN						DIS					OFF
	SRAM (B1)	OPT						DIS / OFF			OFF		OFF
PD1 ペリフェラル	MATHACL	OPT						OFF					OFF
	UART3/4/5/6	OPT						DIS					OFF
	SPI0/1/2	OPT						DIS					OFF
	MCAN0/1	OPT	OFF		OPT	OFF		OFF					OFF
	TIMA0/1	OPT						OFF					OFF
	TIMG6/7/12	OPT						OFF					OFF
	AESADV	OPT						OFF					OFF
	CRC-P	OPT						DIS					OFF
TRNG	OPT						OFF					OFF	

表 8-1. 動作モード別のサポートされている機能 (続き)

動作モード		RUN			SLEEP			ストップ			STANDBY		シャットダウン
		RUN0	RUN1	RUN2	SLEEP0	SLEEP1	SLEEP2	STOP0	STOP1	STOP2	STANDBY0	STANDBY1	
PD0 ペリフェラル	GPIOA/B/C ⁽³⁾	OPT										OPT ⁽²⁾	OFF
	UART0/1/7	OPT										OPT ⁽²⁾	OFF
	I2C0/1/2	OPT										OPT ⁽²⁾	OFF
	TIMG0/8/9/14	OPT										OPT ⁽²⁾	OFF
	WWDT0/1	OPT										DIS	OFF
	IWDT	OPT											OFF
	RTC_B	OPT											OFF
	キーストア	OPT											OFF
アナログ	VREF	OPT											OFF
	ADC0/1 ⁽³⁾	OPT								NS (トリガをサポート)			OFF
	COMP0/1/2	OPT	OPT _(ULP)	OPT	OPT _(ULP)	OPT	OPT _(ULP)				OFF		
	DAC0	OPT								NS			OFF
	温度センサ	OPT								OFF			OFF
IOMUX および IO ウェークアップ		EN											DIS (ウェーク付き)
ウェーク ソース		該当なし			任意の IRQ			PD0 IRQ					IOMUX、NRST、SWD

- (1) RUN1 から STOP0 に遷移した場合 (SYSOSC がイネーブルで、MCLK は LFCLK から供給)、RUN1 のときと同様に SYSOSC はイネーブルに維持され、ULPCLK は 32kHz に維持されます。RUN2 から STOP0 に遷移した場合 (SYSOSC がディセーブルで、MCLK は LFCLK から供給)、RUN2 のときと同様に SYSOSC はディセーブルに維持され、ULPCLK は 32kHz に維持されます。
- (2) STANDBY に STANDBY1 のポリシーを使用する場合、特定のペリフェラル (TIMG0、TIMG8、TIMG9、TIMG14 および RTC) のみがクロック駆動されます。その他の PD0 ペリフェラルは、外部アクティビティが発生した際に非同期高速クロック要求を生成できますが、アクティブにクロック供給されません。
- (3) ADCx および GPIOx ポートについては、デジタル ロジックは PD0 にあり、レジスタ インターフェイスは PD1 にあります。これらのペリフェラルは、PD1 がアクティブな場合には、高速シングルサイクル レジスタ アクセスをサポートし、また、PD0 がまだアクティブなときには、STANDBY モードになるまで基本動作もサポートします。
- (4) SYSPLL は自動的にディセーブルされていないため、消費電力を低減するには、SYSCTL レジスタ内の HSCLKEN.SYSPLLEN フィールドを使用して手動でディセーブルにする必要があります。

8.4 パワー マネージメント ユニット (PMU)

パワー マネージメント ユニット (PMU) は、本デバイスのための内部的に安定化されたコア電源を生成し、また外部電源 (VDD) の監視を行います。PMU は、PMU 自体とアナログ ペリフェラルで使用されるバンドギャップ基準電圧も内蔵しています。PMU の主な特長は次のとおりです。

- パワーオンリセット (POR) 電源モニタ
- ブラウンアウトリセット (BOR) 電源モニタ、プログラム可能な 3 つのスレッシュホールドを使った早期警告機能付き
- RUN、SLEEP、STOP、STANDBY 動作モードをサポートするコア レギュレータにより、性能と消費電力を動的に最適化
- パリティ保護されたトリムにより、パワー マネージメントトリムが破損した際、パワーオンリセット (POR) を直ちに生成

詳細については、『[MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル](#)』と、『[MSPM0 L シリーズ 32MHz マイクロコントローラ テクニカル リファレンス マニュアル](#)』の「PMU」の章を参照してください。

8.5 クロック モジュール (CKM)

クロック モジュールは以下に示す発振器を備えています。

- **LFOSC**: 内部低周波数発振器 (32KHz)
- **SYSOSC**: 内部高周波数発振器 (4MHz または 32MHz (出荷時に調整)、16MHz または 24MHz (ユーザーによる調整))
- **LFXT/LFCKIN**: 低周波数の外部水晶発振器またはデジタル クロック入力 (32kHz)
- **HFXT/HFCKIN**: 高周波の外部水晶発振器またはデジタル クロック入力 (4~48MHz)
- **SYSPLL**: 3 出力 (32~80MHz) のシステム フェーズ ロック ループ

プロセッサ、バス、ペリフェラルで使用するために、クロック モジュールによって以下に示すクロックが分配されます。

- **MCLK**: PD1 ペリフェラルのメイン システム クロック。SYSOSC、LFCLK または HSCLK から生成。RUN および SLEEP モードでアクティブ。
- **CPUCLK**: プロセッサのクロック (MCLK から生成)。RUN モードでアクティブ。
- **ULPCLK**: PD0 ペリフェラル用の超低消費電力クロック。RUN、SLEEP、STOP、STANDBY モードでアクティブ。
- **MFCLK**: ペリフェラル用 4MHz 固定の中周波数クロック。RUN、SLEEP、STOP モードで使用可能。
- **MFCLK**: 4MHz 固定の中周波数高精度クロック。RUN、SLEEP、STOP モードで使用可能。
- **LFCLK**: ペリフェラルまたは MCLK 用 32kHz 固定の低周波数クロック。RUN、SLEEP、STOP、STANDBY モードでアクティブ。
- **ADCCLK**: ADC のクロック。RUN、SLEEP、STOP モードで使用可能。
- **CLK_OUT**: クロックを外部に出力するために使用。RUN、SLEEP、STOP、STANDBY モードで使用可能。
- **HFCLK**: HFXT または HFCLK_IN から生成される高周波数クロック。RUN および SLEEP モードで使用可能。
- **HSCLK**: HFCLK または SYSPLL から生成される高速クロック。RUN および SLEEP モードで使用可能。
- **CANCLK**: CAN 機能クロック。HFCLK または SYSPLL から生成。

詳細については、『[MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル](#)』の「CKM」の章を参照してください。

8.6 DMA

ダイレクト メモリ アクセス (DMA) コントローラを使うと、CPU を介さずに、いずれかのメモリ アドレスから別のメモリ アドレスにデータを移動できます。たとえば、DMA を使って ADC 変換メモリから SRAM にデータを移動できます。DMA を使用すると、ペリフェラルとの間でデータをやりとりするとき、CPU をウェークアップする必要がなく、低消費電力モードのまま維持できるため、システムの消費電力を削減できます。

これらのデバイスの DMA は、以下の主な機能をサポートしています。

- 12 つの独立した DMA 転送チャネル
 - 6 つのフル機能チャネル (DMA0-DMA5)。繰り返し転送モードをサポートします。
 - 6 つの基本チャネル (DMA6-DMA11)、シングル転送モードをサポートします。
- DMA チャネルの優先度を設定可能
- バイト (8 ビット)、ショートワード (16 ビット)、ワード (32 ビット)、ロングワード (64 ビット)、ロングロングワード (128 ビット)、またはバイトとワードの混合の転送機能
- 最大 64k のブロック サイズのすべてのデータ タイプの転送をサポートする転送カウンタ
- DMA 転送トリガの選択を設定可能
- 他のチャネルにサービスを提供するためのアクティブ チャネル割り込み
- ピンポン バッファ アーキテクチャのための早期割り込み生成
- 他のチャネルでのアクティビティ完了時のチャネルのカスケード化
- データの再構成をサポートするためのストライド モード (3 相測定アプリケーションなど)
- 収集モード

表 8-2. DMA の機能

機能	完全	基本
チャネル番号	0、1、2、3、4、5	6、7、8、9、10、11
反復モード	あり	-

表 8-2. DMA の機能 (続き)

機能	完全	基本
テーブルとフィルモード	あり	-
収集モード	あり	-
IRQ 前	あり	-
オート イネーブル	あり	あり
ロング ロング (128 ビット) 転送	あり	あり
ストライド モード	あり	あり
カスケード チャネルのサポート	あり	あり

DMA で使用可能なトリガの一覧を [表 8-3](#) に示します。これらは、DMA メモリ マップ レジスタの DMATCTL.DMATSEL 制御ビットで設定されます。

表 8-3. DMA のトリガの割り当て

DMACTL.DMATSEL	トリガ ソース	DMACTL.DMATSEL	トリガ ソース
0	ソフトウェア	17	SPI2 パブリッシャ 2
1	一般サブスクライバ (FSUB_0)	18	UART3 パブリッシャ 1
2	一般サブスクライバ (FSUB_1)	19	UART3 パブリッシャ 2
3	AESADV パブリッシャ 1	20	UART4 パブリッシャ 1
4	AESADV パブリッシャ 2	21	UART4 パブリッシャ 2
5	DAC0 パブリッシャ 2	22	UART5 パブリッシャ 1
6	I2C0 パブリッシャ 1	23	UART5 パブリッシャ 2
7	I2C0 パブリッシャ 2	24	UART6 パブリッシャ 1
8	I2C1 パブリッシャ 1	25	UART6 パブリッシャ 2
9	I2C1 パブリッシャ 2	26	UART0 パブリッシャ 1
10	I2C2 パブリッシャ 1	27	UART0 パブリッシャ 2
11	I2C2 パブリッシャ 2	28	UART7 パブリッシャ 1
12	SPI0 パブリッシャ 1	29	UART7 パブリッシャ 2
13	SPI0 パブリッシャ 2	30	UART1 パブリッシャ 1
14	SPI1 パブリッシャ 1	31	UART1 パブリッシャ 2
15	SPI1 パブリッシャ 2	32	ADC0 DMA トリガ
16	SPI2 パブリッシャ 1	33	ADC1 DMA トリガ

詳細については、『[MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル](#)』の「DMA」の章を参照してください。

8.7 イベント

イベント マネージャは、1 つのエンティティ (ペリフェラルなど) から別のエンティティ (第 2 のペリフェラル、DMA、CPU など) にデジタル イベントを転送します。イベント マネージャは、静的なルートとプログラマブルなルートの組み合わせを含むイベント ファブリックによって相互接続された一連の定義済みイベント パブリッシャ (ジェネレータ) およびサブスクライバ (レシーバ) によるイベント転送を実装しています。

イベント マネージャによって転送されるイベントには、以下が含まれます。

- 割り込み要求 (IRQ) として CPU に転送されるペリフェラル イベント (静的イベント)
 - 例: CPU に送られる RTC 割り込み

- DMAトリガとして DMA に転送されるペリフェラル イベント (DMA イベント)
 - 例: DMA 転送を要求するための、DMA への UART データ受信トリガ
- ハードウェアでの動作を直接トリガするため、別のペリフェラルに転送されるペリフェラル イベント (汎用イベント)
 - 例: TIMx タイマ ペリフェラルが ADC サブスクライバ ポートに周期的イベントを発行し、ADC がこのイベントを使ってサンプリング開始をトリガする。

詳細については、『[MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル](#)』の「イベント」の章を参照してください。

表 8-4. 汎用イベント チャンネル

汎用ルートは、1:1 ルートと 1:2 スプリッタ ルートのどちらかです。これらのルートでは、イベントを発行しているペリフェラルは、利用可能な複数の汎用ルート チャンネルの 1 つを使ってそのイベントを別の 1 つのエンティティ (スプリッタ ルートの場合は複数のエンティティ) に公開するように構成されています。ここでエンティティとは、別のペリフェラル、汎用 DMA トリガイベント、または汎用 CPU イベントです。

CHANID	汎用ルートチャンネルの選択	チャンネルタイプ
0	汎用イベント チャンネルが選択されていない。	該当なし
1	汎用イベント チャンネル 1 が選択されている。	1:1
2	汎用イベント チャンネル 2 が選択されている。	1:1
3	汎用イベント チャンネル 3 が選択されている。	1:1
4	汎用イベント チャンネル 4 が選択されている。	1:1
5	汎用イベント チャンネル 5 が選択されている。	1:1
6	汎用イベント チャンネル 6 が選択されている。	1:1
7	汎用イベント チャンネル 7 が選択されている。	1:1
8	汎用イベント チャンネル 8 が選択されている。	1:1
9	汎用イベント チャンネル 9 が選択されている。	1:1
10	汎用イベント チャンネル 10 が選択されている。	1:1
11	汎用イベント チャンネル 11 が選択されている。	1:1
12	汎用イベント チャンネル 12 が選択されている。	1:2 (スプリッタ)
13	汎用イベント チャンネル 13 が選択されている。	1:2 (スプリッタ)
14	汎用イベント チャンネル 14 が選択されている。	1:2 (スプリッタ)
15	汎用イベント チャンネル 15 が選択されている。	1:2 (スプリッタ)

8.8 メモリ

8.8.1 メモリ構成

表 8-5 に、本デバイスのメモリ マップを示します。メモリ領域の詳細については、『[MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル](#)』の「プラットフォーム メモリ マップ」セクションを参照してください。

表 8-5. メモリ構成

メモリ領域	サブ領域	MSPM0G1518, MSPM0G3518	MSPM0G1519, MSPM0G3519
コード (フラッシュ バンク 0)	MAIN, ECC 訂正あり	128KB	256KB
		0x0000.0000~0x0001.FFFF	0x0000.0000~0x0003.FFFF
	MAIN, ECC 訂正なし	0x0040.0000~0x0041.FFFF	0x0040.0000~0x0043.FFFF
	フラッシュ ECC コード	0x0080.0000~0x0081.FFFF	0x0080.0000~0x0083.FFFF

表 8-5. メモリ構成 (続き)

メモリ領域	サブ領域	MSPM0G1518, MSPM0G3518	MSPM0G1519, MSPM0G3519
コード (フラッシュ バンク 1)	MAIN、ECC 訂正あり	128KB	256KB
		0x0002.0000～0x0003.FFFF	0x0004.0000～0x0007.FFFF
	MAIN、ECC 訂正なし	0x0042.0000～0x0043.FFFF	0x0044.0000～0x0047.FFFF
	フラッシュ ECC コード	0x0082.0000～0x0083.FFFF	0x0084.0000～0x0087.FFFF
データ フラッシュ バンク	データ フラッシュ ECC 修正	16KB	16KB
		0x41D0.0000～0x41D0.3FFF	0x41D0.0000～0x41D0.3FFF
	データ フラッシュがチェックされていません	0x41E0.0000～0x41E0.3FFF	0x41E0.0000～0x41E0.3FFF
	データ フラッシュ ECC コード	0x41F0.0000～0x41F0.3FFF	0x41F0.0000～0x41F0.3FFF
SRAM (バンク 0)	SRAM ECC 修正	64KB	64KB
		0x2000.0000～0x2000.FFFF	0x2000.0000～0x2000.FFFF
	SRAM パリティ チェック	0x2010.0000～0x2010.FFFF	0x2010.0000～0x2010.FFFF
	SRAM チェックなし	0x2020.0000～0x2020.FFFF	0x2020.0000～0x2020.FFFF
SRAM (バンク 1)	SRAM ECC コード	0x2030.0000～0x2030.FFFF	0x2030.0000～0x2030.FFFF
		0x2021.0000～0x2021.FFFF	0x2021.0000～0x2021.FFFF
ペリフェラル	ペリフェラル	0x4000.0000～0x40FF.FFFF	0x4000.0000～0x40FF.FFFF
	NONMAIN、訂正あり ⁽¹⁾	2KB	2KB
		0x41C0.0000～0x41C0.07FF	0x41C0.0000～0x41C0.07FF
	NONMAIN、訂正なし ⁽¹⁾	0x41C1.0000 ～ 0x41C1.07FF	0x41C1.0000 ～ 0x41C1.07FF
		NONMAIN ECC コード	0x41C2.0000～0x41C2.07FF
	FACTORY、訂正あり	512Bytes	512Bytes
		0x41C4.0000～0x41C4.01FF	0x41C4.0000～0x41C4.01FF
	FACTORY、訂正なし	0x41C5.0000～0x41C5.01FF	0x41C5.0000～0x41C5.01FF
サブシステム		0x6000.0000～0x7FFF.FFFF	0x6000.0000～0x7FFF.FFFF
システム PPB		0xE000.0000～0xE00F.FFFF	0xE000.0000～0xE00F.FFFF

(1) NONMAIN 構成領域を変更する際、その領域が有効な構成で再プログラムされていない場合、永続的なデバイス ロックアウトが発生する可能性があります。有効な構成には、デバイス アクセスを維持するための正確な CRC 値と適切なデバッグ ポリシーを含める必要があります。

8.8.2 ペリフェラル ファイル マップ

表 8-6 に、使用可能なペリフェラルと、各ペリフェラルのレジスタ ベース アドレスの一覧を示します。

表 8-6. ペリフェラルのまとめ

ペリフェラル名	ベース アドレス	サイズ
ADC0	0x40000000	0x2000
ADC1	0x40002000	0x2000
COMP0	0x40008000	0x2000
COMP1	0x4000A000	0x2000

表 8-6. ペリフェラルのまとめ (続き)

ペリフェラル名	ベース アドレス	サイズ
COMP2	0x4000C000	0x2000
DAC0	0x40018000	0x2000
VREF	0x40030000	0x2000
WWDT0	0x40080000	0x2000
WWDT1	0x40082000	0x2000
TIMG0	0x40084000	0x2000
TIMG8	0x40090000	0x2000
TIMG9	0x40092000	0x2000
RTC_B	0x40094000	0x2000
TIMG14	0x40096000	0x2000
GPIOA	0x400A0000	0x2000
GPIOB	0x400A2000	0x2000
GPIOC	0x400A4000	0x2000
キーストア	0x400AC000	0x2000
SYSCCTL	0x400AF000	0x4000
DEBUGSS	0x400C7000	0x2000
EVENT	0x400C9000	0x3000
FLASHCTL	0x400CD000	0x2000
I2C0	0x400F0000	0x2000
I2C1	0x400F2000	0x2000
I2C2	0x400F4000	0x2000
UART1	0x40100000	0x2000
UART0	0x40108000	0x2000
UART7	0x4010A000	0x2000
MCPUSS	0x40400000	0x2000
MTB	0x40402000	0x1000
MTBRAM	0x40403000	0x0020
MATHACL	0x40410000	0x2000
IOMUX	0x40428000	0x2000
DMA	0x4042A000	0x2000
CRC	0x40440000	0x2000
AESADV	0x40442000	0x2000
TRNG	0x40444000	0x2000
SPI0	0x40468000	0x2000
SPI1	0x4046A000	0x2000
SPI2	0x4046C000	0x2000
UART3	0x40500000	0x2000
UART4	0x40502000	0x2000

表 8-6. ペリフェラルのまとめ (続き)

ペリフェラル名	ベース アドレス	サイズ
UART5	0x40504000	0x2000
UART6	0x40506000	0x2000
MCAN0	0x40508000	0x8000
MCAN1	0x40510000	0x8000
ADC0 ⁽¹⁾	0x40556000	0x2000
ADC1 ⁽¹⁾	0x40558000	0x2000
TIMA0	0x40860000	0x2000
TIMA1	0x40862000	0x2000
TIMG6	0x40868000	0x2000
TIMG7	0x4086A000	0x2000
TIMG12	0x40870000	0x2000

(1) ADC0 および ADC1 メモリ マップ レジスタのエイリアス領域

8.8.3 ペリフェラルの割り込みベクタ

表 8-7 に、このデバイス内の各ペリフェラルの IRQ 番号と割り込みグループ番号を示します。

表 8-7. 割り込みベクタ番号

ペリフェラル名	NVIC IRQ	グループ IIDX
WWDTO	0	0
WWDTO1	0	1
DEBUGSS	0	2
FLASHCTL	0	3
イベント サブ ポート 0	0	4
イベント サブ ポート 1	0	5
SYSCTL	0	6
GPIOA	1	0
GPIOB	1	1
COMP0	1	2
COMP1	1	3
COMP2	1	4
TRNG	1	5
GPIOC	1	6
TIMG8	2	-
UART3	3	-
ADC0	4	-
ADC1	5	-
CANFD0	6	-
DAC0	7	-
TIMG9	8	-
SPI0	9	-
SPI1	10	-
SPI2	11	-
CANFD1	12	-
UART1	13	-
UART4	14	-
UART0	15	-
TIMG0	16	-
TIMG6	17	-
TIMA0	18	-
TIMA1	19	-
TIMG7	20	-
TIMG12	21	-
TIMG14	22	-
UART5	23	-
I2C0	24	-
I2C1	25	-
I2C2	26	-
UART7	27	-
AESADV	28	-
UART6	29	-

表 8-7. 割り込みベクタ番号 (続き)

ペリフェラル名	NVIC IRQ	グループ IIDX
RTC_B	30	-
DMA0	31	-

8.9 フラッシュ メモリ

実行可能なプログラムコードとアプリケーション データを格納するため、不揮発性フラッシュ メモリ (合計最大 256kB) のデュアル バンクと、独立したデータ フラッシュ バンク (16kB) が備わっています。

フラッシュの主な特長は次のとおりです。

- ハードウェア ECC 保護 (エンコードおよびデコード)、シングル ビット誤り訂正およびダブル ビット誤り検出機能付き
- 推奨電源電圧範囲全体にわたって、インサーキットでの書き込み / 消去動作をサポート
- 1kB の小さなセクタ サイズ (1kB の最小消去分解能)
- フラッシュ メモリの選択された 32 セクターで最大 100,000 回の書き込み / 消去サイクル、残りのフラッシュ メモリで最大 10,000 回の書き込み / 消去サイクルをサポート (32kB のデバイスでは、フラッシュ メモリ全体で 100,000 サイクルをサポート)
- システム内のワイヤレス (OTA) ファームウェア更新に適したバンク アドレスのスワップ

フラッシュ メモリの詳細な説明については、『[MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル](#)』の「NVM」の章を参照してください。

8.10 SRAM

MSPM0 MCU には、低消費電力の高性能 SRAM が搭載されており、デバイスでサポートされている CPU 周波数範囲全体にわたってゼロ ウェイト状態でのアクセスに対応します。また、MSPM0 MCU は、最大 128kB の SRAM も備えています。SRAM は、呼び出しスタック、ヒープ、グローバル データ、コードなどの揮発性情報を格納するために使用できます。

SRAM メモリの内容は、それぞれ 64kB の 2 バンクに分割されます。SRAM (バンク 0) には 64kB の ECC またはパリティ保護 SRAM があり、RUN、SLEEP、STOP、STANDBY 動作モードで常にご利用可能。SRAM (バンク 1) には 64kB があり、ECC 保護やパリティは含まれておらず、SYSCTL の SRAMCFG レジスタの BANKOFF1 ビットを使用して選択的に有効化または無効化できます。有効にすると、SRAM (バンク 1) は RUN、SLEEP、STOP モードで使用可能になります。SRAM (バンク 1) は、SYSCTL の SRAMCFG レジスタの BANKSTOP1 ビットを設定することで、STOP モードで電源をオフにできます。シャットダウン モードでは、両方のバンクの SRAM 内容が失われます。

書き込み実行相互排他メカニズムが用意されており、SRAM を 2 つの読み取り/書き込み (RW) パーティションと読み取り/実行 (RX) パーティションの 3 つのセクションに分割できます。2 つの RW パーティションは SRAM アドレス空間の下位部分と上位部分を占有し、RX パーティションは SRAM アドレス空間の中央部分を占有します。これらのパーティションを設定するには、SYSCTL の SRAMBOUNDARY レジスタと SRAMBOUNDARYHIGH レジスタを構成する必要があります。書き込み保護は、実行可能コードを SRAM に配置するときに役立ちます。CPU または DMA によってコードが意図せず上書きされることに対してある程度の保護を提供するからです。SRAM にコードを配置すると、ゼロ ウェイト状態動作と低消費電力を実現することで、重要なループの性能を向上できます。RW パーティションからのコード実行を防ぐことで、コード実行の自己修正を防止することでセキュリティを向上させます。

8.11 GPIO

汎用入出力 (GPIO) ペリフェラルを使用することにより、デバイス ピンとの間でデータを読み書きできます。ポート A、ポート B およびポート C の GPIO ペリフェラルを使用することで、これらのデバイスは最大 93 本の GPIO ピンをサポートします。

GPIO モジュールの主な特長は次のとおりです。

- CPU からの 0 待機状態の MMR アクセス
- ソフトウェアでのリード モディファイ ライト構造を必要とせずに、複数のビットのセット、クリア、トグルが可能

- 「ウェークアップ機能付きの標準」駆動機能を持つ GPIO により、デバイスを SHUTDOWN モードからウェークアップ可能
- ユーザー制御の入力フィルタリング
- 任意の GPIO ポートによる、STOP および STANDBY モードからの低消費電力ウェークアップを可能にする GPIO の「FastWake」機能

詳細については、『[MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル](#)』の「GPIO」の章を参照してください。

8.12 IOMUX

IOMUX ペリフェラルは IO パッド構成を可能にし、デバイス ピンを出入りするデジタル データの流れを制御します。IOMUX の主な特長は次のとおりです。

- IO パッド構成レジスタにより、プログラム可能な駆動強度、速度、プルアップまたはプルダウンなどを実現
- デジタル ピン多重化により、複数のペリフェラル信号を同じ IO パッドに接続可能
- PINCM レジスタを使って、ピンの機能と能力をユーザー設定可能

詳細については、『[MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル](#)』の「IOMUX」の章を参照してください。

8.13 ADC

これらのデバイスの 12 ビット アナログ / デジタル コンバータ (ADC) モジュール ADC0 および ADC1 は、いずれもシングルエンド入力で高速な 12 ビット変換をサポートし、同時サンプリング動作を実現しています。

ADC の主な特長は次のとおりです。

- 12 ビットの出力分解能、4Msps、11 ビットを超える ENOB
- ハードウェア平均化により、250ksps で 14 ビットの実効分解能を実現
- 最大 27 の合計外部入力チャンネル
- 24 の個別の結果ストレージレジスタ (ADC インスタンスごとに 12)
- 温度センシングおよび電源監視用の内部チャンネル
- ソフトウェアで選択可能なリファレンス電圧:
 - 内部リファレンス電圧、1.4V および 2.5V に設定可能 (VREF+/- ピンにデカップリング コンデンサが必要)
 - MCU 電源電圧 (VDD)
 - 外部リファレンス電圧、VREF+/- ピンを經由して ADC に供給
- RUN、SLEEP、STOP の各モードで動作

デバイスの ADC チャンネルの割り当てを、表 8-8 に示します。

表 8-8. ADC チャンネル割り当て

CHANNEL[0:7]	信号名 ⁽²⁾		CHANNEL[8:15]	信号名 ^{(1) (2)}	
	ADC0	ADC1		ADC0	ADC1
0	A0_0	A1_0 / DAC_OUT ⁽⁴⁾	8	A0_8 ⁽³⁾	A1_8 ⁽³⁾
1	A0_1	A1_1	9	A0_9	-
2	A0_2	A1_2	10	-	A1_10
3	A0_3	A1_3	11	温度センサ	A1_11
4	A0_4	A1_4	12	A0_12	A1_12 / VREF+
5	A0_5	A1_5	13	A0_13	A1_13
6	A0_6	A1_6	14	A0_14	A1_14
7	A0_7	A1_7 / VREF-	15	電源 / バッテリ モニタ	電源 / バッテリ モニタ

(1) 信号名が斜体で記載された信号は、完全にデバイス内部の信号です。これらの信号は、内部ペリフェラルの相互接続に使用されます。

(2) デバイスのアナログ接続の詳細については、『[デバイス アナログ接続](#)』を参照してください。

(3) 各 ADC の各チャンネル 8 は、反対側の ADC でサンプリングできることに注意してください。

- (4) DAC_OUT を使用する場合、A1_0 を使用して外部信号をサンプリングすることはできません。DAC_OUT を使用する場合、PA15 ピンで外部回路を使用しないでください。

詳細については、『[MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル](#)』の「ADC」の章を参照してください。

8.14 温度センサ

温度センサは、デバイス温度に対して直線的に変化する電圧を出力します。温度センサの出力は、温度からデジタルへの変換を可能にするため、ADC 入力チャネルの 1 つに内部的に接続されています。

温度センサのユニットごとの 1 点キャリブレーション値は、ファクトリ定数メモリ領域に格納されています。このキャリブレーション値は、工場調整温度 (TS_{TRIM}) において 1.4V 内部 VREF を使用して 12 ビット モードで測定された温度センサ値に対応する ADC 変換結果 (ADC コード形式) を表します。

上記の測定において、ADC および VREF の構成は次のとおりです。RES = 0 (12 ビット モード)、VRSEL = 2h (内部ファレンス)、BUFCONFIG = 1h (1.4V VREF)、ADC $t_{Sample} = 12.5\mu s$ 。このキャリブレーション値を温度センサの温度係数 (TS_0) と組み合わせて使用することで、本デバイスの温度を推定できます。

出荷時調整値を使って本デバイスの温度を推定する方法については、『[MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル](#)』と『』の「温度センサ」のセクションを参照してください。

8.15 VREF

これらのデバイスの共有リファレンス電圧モジュール (VREF) には、構成可能なリファレンス電圧バッファが含まれており、ユーザーはオンボードのアナログ ペリフェラルに安定したリファレンス電圧を供給できます。また、より高い精度が必要なアプリケーション向けに、外部リファレンスの取り込みもサポートしています。

VREF の主な特長は次のとおりです。

- ユーザー選択可能な 1.4V および 2.5V の内部リファレンス
- 内部リファレンスは、フルスピード ADC の動作をサポート
- VREF+/- デバイス ピンでの外部リファレンス取り込みをサポート
- 適切な動作のために、VREF+/- ピンにデカップリング コンデンサを配置する必要があります。詳細については、[VREF](#) をご覧ください。




図 8-2. VREF モジュール

詳細については、『[MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル](#)』の「VREF」の章を参照してください。

8.16 COMP

本デバイスのコンパレータ ペリフェラルは、2 つの入力端子の電圧レベルを比較し、この比較に基づいてデジタル信号を出力します。COMP は、以下の主な機能をサポートしています。

- プログラマブル ヒステリシス
- リファレンス電圧をプログラム可能:
 - 外部リファレンス電圧 (VREF IO)
 - 内部リファレンス電圧 (1.4V、2.5V)
 - 内蔵ル 8 ビット リファレンス DAC
- 動作モードを設定可能:
 - 高速度モード
 - 低消費電力モード
- 出力グリッチ フィルタ遅延をプログラム可能
- TIMx インスタンスからの 6 つのブランキング ソースをサポート (表 8-9 を参照)
- コンパレータ出力を使用してすべての低消費電力モードからのデバイス ウェークアップ
- 先進のタイマ フォルト処理機能に接続された出力
- デバイス ピンまたは内部アナログ モジュールからコンパレータ チャンネル入力を選択できます (表 8-10、表 8-11 と表 8-12 を参照)

表 8-9. COMP ブランキング ソース表

CTL2.BLANKSRC	ブランキング ソース
1	TIMA0.CC2
2	TIMA0.CC3
3	TIMA1.CC1
4	TIMG12.CC1
5	TIMG6.CC1
6	TIMG7.CC1

表 8-10. COMP0 入力チャンネル選択

IPSEL / IMSEL ビット	正端子入力	負端子入力
0x0	COMP0_IN0+	COMP0_IN0-
0x1	COMP0_IN1+	COMP0_IN1-
0x2	COMP0_IN2+	COMP0_IN2-
0x3	DAC_OUT / COMP0_IN3+ ⁽¹⁾	-
0x5	-	温度センサ
0x7	COMP1 正端子信号	-

表 8-11. COMP1 入力チャンネル選択

IPSEL / IMSEL ビット	正端子入力	負端子入力
0x0	COMP1_IN0+	COMP1_IN0-
0x1	COMP1_IN1+	COMP1_IN1- / VREF+
0x2	COMP1_IN2+	COMP1_IN2-
0x3	DAC_OUT / COMP1_IN3+ ⁽¹⁾	-
0x7	COMP0 正端子信号	-

表 8-12. COMP2 入力チャネル選択

IPSEL / IMSEL ビット	正端子入力	負端子入力
0x0	COMP2_IN0+	COMP2_IN0-
0x1	COMP2_IN1+	COMP2_IN1- / VREF-

(1) COMP0/1_IN3+ と DAC_OUT への接続には、PA15 ピンが使われます。DAC_OUT を COMP0/1_IN3+ に接続する場合、PA15 ピンに外部回路を接続しないでください。

デバイスのアナログ接続の詳細については、[セクション 8.33](#) を参照してください。

詳細については、『[MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル](#)』の「COMP」の章を参照してください。

8.17 DAC

これらのデバイスの 12 ビット バッファ付き D/A コンバータ (DAC) は、デジタル入力値をアナログ電圧に変換してバッファ付き出力チャネルに出力します。これは次の主要な機能をサポートしています。

- 最大 1Msps の出力サンプリング レート
- 8 ビットまたは 12 ビットの電圧出力分解能
- オフセット誤差補正用のセルフ キャリブレーション オプション
- ストレート バイナリまたは 2 の補数のデータ フォーマット
- 事前定義されたサンプリング レートを生成するための内蔵サンプリング タイム ジェネレータ
- FIFO 内蔵、DMA 動作をサポート
- 変換のためのイベント ファブリックからの 1 つのハードウェア トリガ
- プログラマブル電圧リファレンス オプション:
 - 電源電圧 (VDD)
 - 外部リファレンス電圧 (VREF IO)
 - 内部リファレンス電圧 (1.4V、2.5V)

デバイスのアナログ接続の詳細については、[セクション 8.33](#) を参照してください。

詳細については、『[MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル](#)』の「DAC」の章を参照してください。

8.18 セキュリティ

このデバイスは、次のような複数のセキュリティ機能を備えています。

- デバッグ セキュリティ
- デバイス識別
- GCM/GMAC、CCM/CBC-MAC、CBC、CTR をサポートする AES-128/256 アクセラレータ
- コードおよびデータ保護用のフレキシブルなファイアウォール
 - フラッシュ書き込み消去保護
 - フラッシュ読み取り実行保護
 - フラッシュ IP 保護
 - SRAM 書き込み実行の相互排他
- セキュア ブート
- ファームウェアのセキュア更新
- 最大 4 つの AES キーを格納可能なセキュア キー ストレージ
- 顧客のセキュア コード
- ハードウェア単調カウンタ
- 真性乱数生成器 (TRNG)
- カスタム多項式をサポートする巡回冗長性検査 (CRC-16、CRC-32)

詳細については、『[MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル](#)』の「ADC」の章を参照してください。

8.19 TRNG

TRNG (真性乱数生成器) は、内部回路を利用して 32 ビットの乱数を生成します。この TRNG は、FIPS-140-2 準拠のシステムを構築するために、決定論的乱数発生器 (DRNG) へのソースとして使用することを意図しています。TRNG の主な特長は次のとおりです。

- 32 ビットの乱数の生成
- $32 \times 4 = 128$ TRNG クロック サイクルごとに、新しい 32 ビット数値を生成可能
- 健全性テスト内蔵
- RUN および SLEEP モードで使用可能

詳細については、『[MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル](#)』の「TRNG」の章を参照してください。

8.20 AESADV

AES 高度な (AESADV) アクセラレータ モジュールは、AES (Advanced Encryption Standard) に従って 128 ビットまたは 256 ビットのキーをハードウェアに配置し、128 ビットのデータ ブロックの暗号化と復号化を実行します。AES は、FIPS PUB 197 で規定されている対称キー ブロック暗号アルゴリズムです。

AESADV アクセラレータには、次のような機能があります。

- 128 ビットと 256 ビットのキーによる AES 動作
- ハードウェア内でのキー スケジューリング
- ENC /復号化のみのモード: CBC、CFB-1、CFB-8、CFB-128、OFB-128、CTR/ICM
- 認証専用モード: CBC-MAC、CMAC
- AES-CCM
- AES-GCM
- AES-CCM および AES-GCM モードは、ペイロード データのホールド / レジュームによる継続をサポートしています
- 32 ビット ワードのアクセスにより、キー データ、入力データ、および出力データを供給
- AESADV 準備完了割り込み
- 入出力データの DMA トリガ
- RUN モードと SLEEP モードをサポート (デバイスのテクニカル リファレンス マニュアルの「動作モード」セクションを参照)

詳細については、『[MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル](#)』の「AESADV」の章を参照してください。

8.21 キーストア

キーストア コントローラは、Advanced Encryption Engine (AES) キーの安全な管理を提供します。キーストア コントローラの使用モデルは、顧客のセキュア コードの実行中にキーを安全に格納し、その後 AES エンジンがオブザーバーにキーデータを漏らさずに安全な方法でそれらにアクセスすることです。128 ビットと 256 ビットのキーは、キーストアのキー スロットに格納できます。キーストアと AES エンジンとの相互作用は、部分的なキー変更攻撃を阻止するなど、安全な操作を可能にするように設計されています。

- 最大 4 つのキーの保存をサポートします

詳細については、『[MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル](#)』の「キーストア」の章を参照してください。

8.22 CRC-P

巡回冗長検査 (CRC) モジュールは入力データ シーケンスのシグネチャを提供します。CRC モジュールの主な特長は次のとおりです。

- CRC16-CCITT に基づく 16 ビット CRC をサポート
- CRC32-ISO3309 に基づく 32 ビット CRC をサポート
- ビット リバーサルをサポート

- カスタム多項式のサポート

詳細については、『[MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル](#)』と『』の「CRC」の章を参照してください。

8.23 MATHACL

演算アクセラレータ (MATHACL) は、ハードウェア アクセラレーションによる 32 ビット数学関数の集合体であり、システムの計算スループットを向上させます。MATHACL は、CPU が実行する数学計算の負荷を軽減し、効率および CoreMark の性能を向上させます。

MATHACL では、以下のハードウェア機能を使用できます。

- 正弦 / 余弦 (サイン / コサイン) (SINCOS)
- 逆正接 (アークタンジェント) (ATAN2)
- 平方根 (SQRT)
- 除算 (DIV)
- 乗算、32 ビットの結果 (MPY32)
- 二乗、32 ビットの結果 (SQUARE32)
- 乗算、64 ビットの結果 (MPY64)
- 二乗、64 ビットの結果 (SQUARE64)
- 積和演算 (MAC)
- 二乗和演算 (SAC)

詳細については、『[MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル](#)』の「MATHACL」の章を参照してください。

8.24 UART

UART ペリフェラル (UART0-UART1、UART3-UART7) の主な機能を次に示します。

- スタート、ストップ、およびパリティ用の標準非同期通信ビット
- プログラマブルなシリアル インターフェイス
 - 5、6、7、または 8 データビット
 - 偶数パリティビット、奇数パリティビット、スティック パリティビット、およびパリティなしビットの生成 / 検出
 - 1 または 2 ストップ ビットの生成
 - 改行の検出
 - 入力信号のグリッチ フィルタ
 - プログラマブルなボーレート生成 (16/8/3 倍オーバーサンプリング機能付き)
 - ローカル相互接続ネットワーク (LIN) モードのサポート
- 独立した送信および受信 FIFO による DAM データ転送のサポート
- 送信および受信ループバック モード動作をサポート
- サポートされているプロトコルの詳細については、[表 8-13](#) を参照してください

表 8-13. UART の機能

UART の機能	UART0、UART7 (拡張、低電力)	UART1 (メイン、低消費電力)	UART3-UART6 (メイン)
停止およびスタンバイ モードでアクティブ	あり	あり	-
送信 FIFO と受信 FIFO を分離	あり	あり	あり
FIFO エントリ深度	4	4	4
ハードウェア フロー制御をサポート	あり	あり	あり
9 ビット構成をサポート	あり	あり	あり
LIN モードをサポート	あり	-	-
DALI をサポート	あり	-	-

表 8-13. UART の機能 (続き)

UART の機能	UART0、UART7 (拡張、低電力)	UART1 (メイン、低消費電力)	UART3-UART6 (メイン)
IrDA をサポート	あり	-	-
ISO7816 スマート カードをサポート	あり	-	-
マンチェスター符号化をサポート	あり	-	-

詳細については、『[MSPM0 G シリーズ 80MHz マイコン テクニカル リファレンス マニュアル](#)』の「UART」の章を参照してください。

8.25 I2C

これらのデバイスの I²C (Inter-Integrated Circuit Interface) ペリフェラルは、バス上のその他の I2C デバイスとの双方向データ転送を行い、次の主な機能をサポートしています。

- 複数の 7 ビット ターゲット アドレスによる 7 ビットおよび 10 ビット アドレッシング モード
- マルチ コントローラ トランスミッタ / レシーバ モード
- 設定可能クロック ストレッチング付きターゲット レシーバ / トランスミッタ モード
- 標準モード (Sm) をサポート (最大 100kbit/s のビットレート)
- 高速モード (Fm) をサポート (最大 400kbit/s のビットレート)
- 高速プラス モード (Fm+) をサポート (最大 1Mbit/s のビットレート)
 - オープンドレイン IO (ODIO) およびハイドライブ IO (HDIO) にのみ対応
- 独立した送信および受信 FIFO による DMA データ転送のサポート
- PEC、ARP、タイムアウト検出、ホスト サポートにより SMBus 3.0 をサポート
- アドレス一致で低消費電力モードからウェークアップ
- 入力信号のグリッチを抑制するためのアナログおよびデジタル グリッチ フィルタをサポート
- 8 エントリの送信および受信 FIFO

詳細については、『[MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル](#)』と『[MSPM0 L シリーズ 32MHz マイクロコントローラ テクニカル リファレンス マニュアル](#)』の「I2C」の章を参照してください。

8.26 SPI

これらのデバイスのシリアル ペリフェラル インターフェイス (SPI) ペリフェラルは、以下の主な機能をサポートしています。

- コントローラ モードとペリフェラル モードの両方で、MCLK/2 のビット レートと最大 32Mbits/s をサポート。¹
- コントローラまたはペリフェラルとして構成可能
- コントローラとペリフェラルの両方に対応する構成可能なチップ セレクト
- プログラマブルなクロック プリスケールおよびビット レート
- データ フレーム サイズを 4 ビット～16 ビット (コントローラ モード)、7 ビット～16 ビット (ペリフェラル モード) にプログラム可能
- PACKEN 機能をサポート、2 つの 16 ビット FIFO エントリを 32 ビット値にパックして CPU 性能を向上
- DMA データ転送をサポートする送信および受信 FIFO (エントリごとに 16 ビットの 4 エントリ)
- テキサス・インスツルメンツ モード、Motorola モード、National Microwire 形式をサポート

詳細については、『[MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル](#)』と、『[MSPM0 L シリーズ 32MHz マイクロコントローラ テクニカル リファレンス マニュアル](#)』の「SPI」の章を参照してください。

8.27 CAN-FD

コントローラ エリア ネットワーク (CAN) コントローラは、CAN2.0A、CAN2.0B、または CAN-FD バスとの通信を可能にし、最大 5M ビット レートをサポートする ISO 11898-1:2015 規格に準拠しています。CAN-FD ペリフェラルの主な特長は次のとおりです。

¹ HSIO ピンの SPI 信号のみが、16Mbit/s を超えるデータ レートをサポートしています。HSIO ピンについては、『[ピン配置図](#)』を参照してください。

- 64 バイトの CAN-FD フレームを完全にサポート
- ECC 付きの専用 1kB メッセージ SRAM
- 構成可能な送信 FIFO、送信キュー、イベント FIFO (最大 32 個の素子)
- 最大 32 個の送信専用バッファと 64 個の受信専用バッファ
- 2 つの構成可能な受信 FIFO (それぞれ最大 64 個の素子)
- 最大 128 個のフィルタ素子
- 2 つの割り込みライン
- パワーダウンとウェークアップをサポート
- タイムスタンプ カウンタ

詳細については、『[MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル](#)』の「CAN-FD」の章を参照してください。

8.28 低周波数サブシステム (LFSS)

低周波数サブシステム (LFSS) は、複数の機能ペリフェラルを 1 つの共有サブシステムの下に組み合わせたサブシステムです。これらのペリフェラルは、低周波数クロック (LFCLK) によってクロック供給されるか、低消費電力モードではアクティブにする必要があります。LFCLK の標準周波数は 32kHz で、主に長期的な時間管理を目的としています。

LFSS_B は、このデバイスの特定の LFSS バリエーションであり、次の部品が含まれています。

- 追加のプリスケアラ拡張機能とタイムスタンプ キャプチャ機能を備えたリアルタイム クロック (RTC_B)
- 非同期独立型ウォッチドッグ タイマ (IWDT)

詳細については、『[MSPM0 L シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル](#)』の「LFSS」の章を参照してください。

8.29 RTC_B

リアルタイム クロック の RTC B は、32kHz の入力クロック ソース (通常は低周波数の水晶振動子) で動作し、CPU への割り込み用の複数のオプションを備えたタイム ベースをアプリケーションに提供します。RTC_B は、低周波数サブシステム (LFSS) に関連する一般的な主要な機能を提供します。

RTC_B の一般的な主な特長は次のとおりです。

- 秒、分、時、曜日、日、月、年のカウンタ
- バイナリまたは BCD フォーマット
- うるう年の取り扱い
- 分、時、曜日、日に基づいてカスタマイズ可能な 1 つのアラーム割り込み
- 1 分ごと、1 時間ごと、深夜 12 時、または正午にウェークアップするインターバル アラーム割り込み
- インターバル アラーム割り込みによる 4096、2048、1024、512、256、128Hz の周期的なウェークアップ
- インターバル アラーム割り込みによる 64、32、16、8、4、2、1、0.5Hz の周期的なウェークアップ
- 水晶振動子オフセット誤差の較正 (最大 ± 240 ppm)
- 温度ドリフトの補償 (最大 ± 240 ppm)
- キャリブレーション用に RTC クロックをピンに出力

このデバイスでサポートされている RTC 機能を、[表 8-14](#) に示します。

表 8-14. RTC_B の主な特長

RTC の機能	RTC_B
パワー イネーブル レジスタ	-
秒、分、時間、曜日、日、月、年を提供するリアルタイム クロックおよびカレンダー モード	あり
2 進または 2 進化 10 進 (BCD) 形式を選択可能	あり
うるう年補正 (1901 年から 2099 年まで有効)	あり

表 8-14. RTC_B の主な特長 (続き)

RTC の機能	RTC_B
分、時、曜日、日に基づいてカスタマイズ可能な 2 つのカレンダー アラーム 割り込み	あり
1 分ごと、1 時間ごと、深夜 12 時、または正午にウェイクアップするインターバル アラーム割り込み	あり
4096、2048、1024、512、256、または 128Hz でウェイクするための定期的な割り込み	あり
64、32、16、8、4、2、1、0.5Hz でウェイクするための定期的な割り込み	あり
スタンバイ モードまでの割り込み機能、STOPCLKSTBY による	あり
水晶振動子オフセット誤差と水晶振動子の温度ドリフトの較正 (合計で最大 $\pm 240\text{ppm}$)	あり
キャリブレーション用に RTC クロックをピンに出力 (GPIO)	あり
キャリブレーション用に RTC クロックをピンに出力 (TIO)	-
割り込み生成機能付きハートビート機能用 3 ビット プリスケアラ	-
RTC 外部クロックは、トリムされていない 32kHz、トリムされた 512Hz、256Hz、1Hz のいずれかを選択可能	-
以下を含むタイマ スタンプ イベント検出時の RTC タイム スタンプ キャプチャ • TIO イベント • VDD 障害イベント	-
RTC カウンタ ロック機能	-

詳細については、『[MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル](#)』の「RTC」の章を参照してください。

8.30 IWDT_B

LFSS の独立したウォッチ ドッグ タイマ (IWDT) は、デバイスに依存しないスーパー バイザであり、コードの実行と、デバイスの全体的なハング アップシナリオを監視します。LFSS の性質上、この IWDT には独自のシステム独立クロックソースがあります。アプリケーション ソフトウェアがプログラムされた時間内にウォッチ ドッグを正常にリセットしなかった場合、ウォッチ ドッグはデバイスに POR リセットを生成します。

IWDT の主な特長は次のとおりです。

- 1 つの 25 ビット カウンタ
- プログラマブル クロック デバイダを使用して LFOSC (固定 32kHz クロック パス) でカウンタを駆動します
- 8 つ のウォッチ ドッグ タイマ期間を選択可能 (2ms ~ 2 時間)

詳細については、と『[MSPM0 L シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル](#)』の「IWDT」の章を参照してください。

8.31 WWDT

ウィンドウ付きウォッチドッグ タイマ (WWDT) は、本デバイスの動作 (特にコードの実行) を監視するために使えます。WWDT は、アプリケーション ソフトウェアが規定された時間の範囲内にウォッチドッグを正常にリセットしなかった場合に、リセットまたは割り込みを生成するために使用できます。WWDT の主な特長は次のとおりです。

- 25 ビット カウンタ
- プログラマブルなクロック分周回路

- ソフトウェアで選択可能な 8 つのウォッチドッグ タイマ期間
- ソフトウェアで選択可能な 8 つのウィンドウ サイズ
- SLEEP モードに入った際の WWDT の自動停止をサポート
- ウォッチドッグ機能を必要としないアプリケーションのためのインターバル タイマ モード

詳細については、『』と『[MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル](#)』の「WWDT」の章を参照してください。

8.32 タイマ (TIMx)

これらのデバイスには 2 種類のタイマ ペリフェラルがあり、主な機能をサポートしています。TIMGx (汎用タイマ) と TIMAx (アドバンスド タイマ)。TIMGx は TIMAx のサブセットであるため、タイマ インスタンス間の共通の機能がソフトウェア互換であることを意味します。構成の詳細については、表 8-15 を参照してください。

汎用タイマ (TIMGx) 特有の機能には以下が含まれます。

- 16/32 ビットのダウン、アップ/ダウン、ダウン/アップ カウンタ、反復リロード モード付き
- 選択可能 / 構成可能なクロック ソース
- カウンタ クロック周波数を分周するための 8 ビット プログラマブル プリスケアラ
- 以下のための 2 つの独立したチャネル
 - 出力の比較
 - 入力のカプチャ
 - PWM 出力
 - ワンショット モード
- シャドウ CC レジスタ、TIMG6、TIMG7、TIMG12 で利用可能
- データ保存用のシャドウ レジスタ、TIMG6、TIMG7 で利用可能
- 直交エンコーダ インターフェイス (QEI) とホールセンサー入力ロジックをサポート、TIMG8、TIMG9 で利用可能
- 同一電力ドメイン内の異なる TIMx インスタンス間の同期とクロストリガをサポート
- 割り込み / DMA トリガ生成とクロス ペリフェラル (ADC など) トリガ機能をサポート

高度制御タイマ (TIMAx) 特有の機能には以下が含まれます。

- 16 ビットのダウンまたはアップ/ダウン カウンタ、反復リロード モード付き
- 選択可能 / 構成可能なクロック ソース
- カウンタ クロック周波数を分周するための 8 ビット プログラマブル プリスケアラ
- カウンタで所定のサイクル数が経過した後にはのみ割り込みまたはイベントを生成する、リピート カウンタ
- 以下のための最大 4 個の独立したチャネル
 - 出力の比較
 - 入力のカプチャ
 - PWM 出力
 - ワンショット モード
- データ保存および CC レジスタ用のシャドウ レジスタ、TIMA0 および TIMA1 で利用可能
- プログラム可能なデッド バンド挿入機能を備えた相補出力 PWM
- 非対称型 PWM
- フォルト処理メカニズムを構成可能
 - 外部フォルト入力またはコンパレータのイベントに対する高速な PWM 応答 (40ns 未満)
 - ラッチされたフォルト状態が発生したとき、ユーザー定義の安全な状態で信号を出力する
- 同一電力ドメイン内の異なる TIMx インスタンス間の同期とクロストリガをサポート
- 割り込みおよび DMA トリガ生成とクロス ペリフェラル (ADC など) トリガ機能をサポート
- 内部イベント用の 2 つの追加カプチャ / 比較チャネル

表 8-15. TIMx の構成

タイマ名	パワー ドメイン	分解能	プリスケアラ	リピー ト カウンタ	キャプチャ / 比較チャンネル	位相ロード	シャドウ ロード	シャドウ CC	デッドバンド	フォルト	QEI
TIMG0	PD0	16 ビット	8 ビット	-	2	-	-	-	-	-	-
TIMG6	PD1	16 ビット	8 ビット	-	2	-	-	-	-	-	-
TIMG7	PD1	16 ビット	8 ビット	-	2	-	あり	あり	-	-	-
TIMG8	PD0	16 ビット	8 ビット	-	2	-	-	-	-	-	あり
TIMG9	PD0	16 ビット	8 ビット	-	2	-	-	-	-	-	あり
TIMG12	PD1	32 ビット	-	-	2	-	-	あり	-	-	-
TIMG14	PD0	16 ビット	8 ビット	-	4	-	-	-	-	-	-
TIMA0	PD1	16 ビット	8 ビット	8 ビット	4	あり	あり	あり	あり	あり	-
TIMA1	PD1	16 ビット	8 ビット	8 ビット	2	あり	あり	あり	あり	あり	-

表 8-16. TIMx クロス トリガ マップ (PD1)

TSEL.ETSEL の選択	TIMA0	TIMA1	TIMG6	TIMG7	TIMG12
0	TIMA0.TRIG0	TIMA0.TRIG0	TIMA0.TRIG0	TIMA0.TRIG0	TIMA0.TRIG0
1	TIMA1.TRIG0	TIMA1.TRIG0	TIMA1.TRIG0	TIMA1.TRIG0	TIMA1.TRIG0
2	TIMG6.TRIG0	TIMG6.TRIG0	TIMG6.TRIG0	TIMG6.TRIG0	TIMG6.TRIG0
3	TIMG7.TRIG0	TIMG7.TRIG0	TIMG7.TRIG0	TIMG7.TRIG0	TIMG7.TRIG0
4	TIMG12.TRIG0	TIMG12.TRIG0	TIMG12.TRIG0	TIMG12.TRIG0	TIMG12.TRIG0
5	TIMG8.TRIG0	TIMG8.TRIG0	TIMG8.TRIG0	TIMG8.TRIG0	TIMG8.TRIG0
6	TIMG9.TRIG0	TIMG9.TRIG0	TIMG9.TRIG0	TIMG9.TRIG0	TIMG9.TRIG0
7~15	予約済み				
16	イベント サブスクライバ ポート 0 (FSUB0)				
17	イベント サブスクライバ ポート 1 (FSUB1)				
18~31	予約済み				

表 8-17. TIMx クロス トリガ マップ (PD0)

TSEL.ETSEL の選択	TIMG0	TIMG8	TIMG9	TIMG14
0	TIMG0.TRIG0	TIMG0.TRIG0	TIMG0.TRIG0	TIMG0.TRIG0
1	TIMG8.TRIG0	TIMG8.TRIG0	TIMG8.TRIG0	TIMG8.TRIG0
2	TIMG14.TRIG0	TIMG14.TRIG0	TIMG14.TRIG0	TIMG14.TRIG0
3	TIMG9.TRIG0	TIMG9.TRIG0	TIMG9.TRIG0	TIMG9.TRIG0
4~15	予約済み			
16	イベント サブスクライバ ポート 0 (FSUB0)			
17	イベント サブスクライバ ポート 1 (FSUB1)			
18~31	予約済み			

詳細については、『[MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル](#)』の「TIMx」の章を参照してください。

8.33 デバイスのアナログ接続

本デバイスの内部アナログ接続を、図 8-3 に示します。




図 8-3. デバイスのアナログ接続

注

DAC_OUT をイネーブルにすると PA15 に接続されるため、DAC_OUT を使用するとき、PA15 に外部信号を接続することは推奨されません。

8.34 入力 / 出力の回路図

IOMUX は、デジタル IO で使用するペリフェラル機能の選択を管理します。また、出力ドライバ、入力パス、SHUTDOWN モードからのウェークアップ ロジックの制御機能も備えています。詳細については、『[MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル](#)』の「IOMUX」の章を参照してください。

図 8-4 に、フル機能 IO ピンのミクスト シグナル IO ピン スライスの回路図を示します。すべてのピンに対して、アナログ機能、ウェークアップ ロジック、駆動強度制御、プルアップまたはプルダウン抵抗が利用可能であるとは限りません。特定のピンでサポートされている機能の詳細については、デバイスごとのデータシートを参照してください。




図 8-4. 入力 / 出力の回路図 (上位セット)

8.35 シリアル ワイヤ デバッグ インターフェイス

本デバイス内の各種デバッグ機能を利用できるように、ARM 互換シリアル ワイヤ デバッグ ポート (SW-DP) を利用したシリアル ワイヤ デバッグ (SWD) 2 線式インターフェイスが備わっています。MSPM0 デバイスが備えるデバッグ機能の詳細な説明については、『[MSPM0 G シリーズ 80MHz マイコン テクニカル リファレンス マニュアル](#)」の「デバッグ」の章を参照してください。

表 8-18. シリアル ワイヤ デバッグ ピンの要件と機能

デバイス信号	方向	SWD 機能
SWCLK	入力	デバッグ プロンプトからのシリアル ワイヤ クロック
SWDIO	入力 / 出力	双方向 (共有) シリアル ワイヤ データ

8.36 ブートストラップ ロード (BSL)

ブートストラップ ロード (BSL) を使用すると、デバイスの構成およびデバイス メモリのプログラミングは、UART または I2C シリアル インターフェイスを介して行うことができます。BSL によるデバイス メモリへのアクセスと構成は、256 ビットのユーザー定義パスワードで保護されており、必要に応じて、デバイス構成の中で BSL を完全に無効化できます。量産プログラミング用に BSL を使用できるように、テキサス・インスツルメンツ出荷時、BSL はデフォルトで有効化されています。

BSL を使用するには、最低 2 本のピンが必要です。それは、BSLRX および BSLTX 信号 (UART の場合) または BSLSCL および BSLSDA 信号 (I2C の場合) です。さらに、1 本または 2 本の追加ピン (BSL_invoke と NRST) を、外部ホストによるブートローダの制御された呼び出しのために使うこともできます。

有効化されている場合、BSL は次の方法で起動 (開始) されます。

- BSL_invoke ピンの状態が、定義された BSL_invoke のロジックレベルと一致している場合、ブートプロセス中に BSL が呼び出されます。本デバイス的高速ブート モードが有効化されている場合、この呼び出しチェックは省略されます。外部ホストは、呼び出し条件をアサートし、NRST ピンにリセット パルスを加えて BOOSTRST をトリガすることによって、本デバイスが BSL を実行するように指示できます。その後、本デバイスは再起動プロセス中に呼び出し条件を検証し、呼び出し条件が期待されるロジックレベルと一致している場合、BSL を開始します。
- リセット ベクタとスタック ポインタがプログラミングされていない場合、BSL はブートプロセス中に自動的に呼び出されます。したがって、テキサス・インスツルメンツから出荷されたブランク デバイスは、ブートプロセス中に BSL を呼び出します。BSL_invoke ピンにハードウェア呼び出し条件を与える必要はありません。そのため、シリアル インターフェイス信号のみで量産プログラミングが可能です。
- 実行時にアプリケーション ソフトウェアから BSL を呼び出すためには、BSL エントリ コマンドを使用して SYSRST を発行することもできます。

表 8-19. BSL ピンの要件と機能

デバイス信号	接続	BSL 機能
BSLRX	UART に必要	UART の受信信号 (RXD)、入力
BSLTX	UART に必要	UART の送信信号 (TXD)、出力
BSLSCL	I2C に必要	I2C の BSL クロック信号 (SCL)
BSLSDA	I2C に必要	I2C の BSL データ信号 (SDA)
BSL_invoke	オプション	ブート時に BSL を開始するために使用されるアクティブ High のデジタル入力
NRST	オプション	リセットのトリガとその後の呼び出し信号 (BSL_invoke) のチェックのために使用されるアクティブ Low のリセットピン

BSL の機能とコマンド セットの詳細な説明 については、『[MSPM0 ブートストラップ ロード ユーザー ガイド](#)』を参照してください。

8.37 デバイス ファクトリ定数

すべてのデバイスは、アプリケーション ソフトウェア用に、デバイスの機能を説明する読み出し専用データと、工場から提供された調整情報とを、メモリ内に割り当てられた **FACTORY** 領域に格納しています。詳細については、『[MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル](#)』の「ファクトリ定数」の章を参照してください。

表 8-20. DEVICEID

DEVICEID アドレスは 0x41C4.0004、PARTNUM はビット 12～27、MANUFACTURER はビット 1～11 です。

デバイス	PARTNUM	製造元
MSPM0G1518, MSPM0G1519, MSPM0G3518, MSPM0G3519	0xBBA9	0x17

表 8-21. USERID

USERID アドレスは 0x41C4.0008、PART はビット 0～15、VARIANT はビット 16～23 です。

デバイス	部品	バリエーション
MSPM0G1518SPMR	0x2120	0x13
MSPM0G1518SPNR	0x2120	0x16
MSPM0G1518SPTR	0x2120	0x12
MSPM0G1518SPZR	0x2120	0x18
MSPM0G1518SRGZR	0x2120	0x11
MSPM0G1518SRHBR	0x2120	0x10
MSPM0G1518SZAWR	0x2120	0x19
MSPM0G1519SPMR	0x2407	0x13
MSPM0G1519SPNR	0x2407	0x16
MSPM0G1519SPTR	0x2407	0x12
MSPM0G1519SPZR	0x2407	0x18
MSPM0G1519SRGZR	0x2407	0x11
MSPM0G1519SRHBR	0x2407	0x10
MSPM0G1519SZAWR	0x2407	0x19
MSPM0G3518SPMR	0x1205	0x13
MSPM0G3518SPNR	0x1205	0x15
MSPM0G3518SPTR	0x1205	0x12
MSPM0G3518SPZR	0x1205	0x16
MSPM0G3518SRGZR	0x1205	0x11
MSPM0G3518SRHBR	0x1205	0x10
MSPM0G3518SZAWR	0x1205	0x19
MSPM0G3519SPMR	0x1508	0x13
MSPM0G3519SPNR	0x1508	0x15
MSPM0G3519SPTR	0x1508	0x12
MSPM0G3519SPZR	0x1508	0x16
MSPM0G3519SRGZR	0x1508	0x11
MSPM0G3519SRHBR	0x1508	0x10
MSPM0G3519SZAWR	0x1508	0x19

8.38 識別

リビジョンおよびデバイス識別

ハードウェア リビジョンとデバイスの識別値は、メモリ内に割り当てられた **FACTORY** 領域に格納されています (「デバイスファクトリ定数」セクションを参照)。この領域は、アプリケーション ソフトウェア用に、デバイスの機能を説明する読み出し専用データと、工場から提供された調整情報とを提供します。詳細については、『[MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル](#)』の「ファクトリ定数」の章を参照してください。

デバイス リビジョンおよび識別情報は、デバイス パッケージの上面マーキングの一部としても記載されています。デバイスごとのエラッタ シートに、これらのマーキングが記載されています ([セクション 10.4](#) を参照)。

9 アプリケーション、実装、およびレイアウト

9.1 代表的なアプリケーション

注

以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツはその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

9.1.1 回路図

テキサス・インスツルメンツは、 $10\mu\text{F}$ と $0.1\mu\text{F}$ の低 ESR セラミック デカップリング コンデンサを VDD ピンと VSS ピンの間に接続するとともに、これらのコンデンサを分離する電源ピンにできる限り近づけて配置し (数 mm 以内)、ループ面積を最小限に抑えることをおすすめします。ほとんどのアプリケーションでは $10\mu\text{F}$ のバルク デカップリング コンデンサが推奨値ですが、PCB の設計とアプリケーションの要件に基づいて、必要に応じてこの容量を調整することもできます。たとえば、より値の大きいコンデンサを使用することもできますが、電源レールの立ち上がり時間に影響を及ぼす可能性があります。

デバイスが RESET 状態から開放されてブートプロセスを開始するには、NRST RESET ピンを VDD (電源レベル) にプルアップする必要があります。ほとんどのアプリケーションでは、外部の $47\text{k}\Omega$ プルアップ抵抗を 10nF のプルダウン コンデンサに接続し、NRST ピンを他のデバイスまたはデバッグ プローブで制御できるようにすることをおすすめします。

SYSOSC 周波数補正ループ (FCL) 回路では、公差 0.1% 、温度係数 (TCR) は $25\text{ppm}/^\circ\text{C}$ 以内の外付け $100\text{k}\Omega$ 抵抗を、ROSC ピンと VSS の間に取り付けます。この抵抗はリファレンス電流を確立し、補正ループを通して SYSOSC 周波数を安定させます。この抵抗が必要なのは、FCL 機能を使用して高精度を実現する場合で、SYSOSC FCL がイネーブルになっていない場合は必要ありません。FCL モードを使用しない場合、PA2 ピンをデジタル入出力ピンとして使用できます。

VCORE ピンには $0.47\mu\text{F}$ のタンク コンデンサが必要であり、デバイスのグランドとの距離を最小限に抑えてデバイスの近くに配置する必要があります。他の回路は VCORE ピンに接続しないでください。

5V 対応のオープンドレイン (ODIO) では、オープンドレイン IO はローサイド NMOS ドライバのみを実装し、ハイサイド PMOS ドライバを実装しないので、I2C および UART 機能に High を出力するためプルアップ抵抗が必要です。5V 対応のオープンドレイン IO はフェイルセーフで、VDD が供給されていない場合でも電圧が存在する可能性があります。




図 9-1. 基本アプリケーションの回路図

10 デバイスおよびドキュメントのサポート

テキサス・インスツルメンツでは、幅広い開発ツールを提供しています。デバイスの性能の評価、コードの生成、ソリューションの開発を行うためのツールとソフトウェアを以下で紹介します。

10.1 入門と次のステップ

MSP 低消費電力マイクロコントローラ、および開発に役立つツールやライブラリの詳細については、テキサス・インスツルメンツの「[Arm Cortex-M0+ MCUs](#)」ページを参照してください。

10.2 デバイスの命名規則

製品開発サイクルの段階を示すために、テキサス・インスツルメンツは MSP MCU デバイスとサポート ツールのすべての型番に接頭辞を割り当てています。MSP MCU 商用ファミリの各番号には、MSP、X のいずれかの接頭辞があります。これらの接頭辞は、エンジニアリング プロトタイプ (X) から、完全に認定済みの量産版デバイス (MSP) まで、製品開発の段階を表しています。

X – 実験的デバイスであり、最終デバイスの電気的特性を必ずしも表しません。

MSP - 完全に認定済みの量産版デバイスです。

X デバイスは、次の免責事項付きで出荷されます。

「開発中の製品は、社内での評価用です。」MSP デバイスの特性は完全に明確化されており、デバイスの品質と信頼性が十分に示されています。テキサス・インスツルメンツの標準保証が適用されます。プロトタイプ デバイス (X) は、標準的な製品版デバイスに比べて故障率が大きいと予測されます。これらのデバイスは、予測される最終使用時の故障率が未定義であるため、テキサス・インスツルメンツはそれらのデバイスを量産システムで使用しないよう推奨しています。認定済みの量産デバイスのみを使用する必要があります。

TI デバイスの項目表記には、デバイス ファミリの接尾辞も含まれます。この接尾辞は、温度範囲、パッケージタイプ、配布形式を示しています。デバイス名の各部の読み方を、[図 10-1](#) に示します。




図 10-1. デバイスの命名規則

表 10-1. デバイスの命名規則

プロセッサ ファミリ	MSP = ミックスド シグナル プロセッサ X = 検証用半導体
MCU プラットフォーム	M0 = Arm ベース 32 ビット M0+
製品ファミリ	G = 周波数 80MHz
デバイス サブファミリ	351 = 2 x ADC, 3 x COMP, 2 x CAN-FD 151 = 2 x ADC, 3 x COMP
フラッシュ メモリ	8 = 256KB 9/512 KB
温度範囲	
パッケージ タイプ	デバイスの比較 セクションおよび https://www.ti.com/packaging を参照してください
配布形式	T = 小型リール R = 大型リール マーキングなし = チューブまたはトレイ

各種パッケージ タイプの MSP デバイスの注文可能な部品番号については、このデータシートの末尾にあるパッケージ 注文情報または [ti.com](https://www.ti.com) を参照するか、テキサス・インスツルメンツの販売代理店にお問い合わせください。

10.3 ツールとソフトウェア

設計キットと評価モジュール

MSPM0 LaunchPad (LP) ボード: LP- MSPM0G3519

業界で最も優れたアナログ機能を内蔵し、コストを最適化した汎用 MSPM0 MCU ファミリの開発をただちに開始できます。すべてのデバイス ピンと機能が見えるようになります。複数の内蔵回路、すぐに使用できるソフトウェア デモ、オンボード XDS110 デバッグ プローブ (プログラミング、デバッグ、EnergyTrace 用) が含まれています。

LP エコシステムには、機能を拡張するための多数の **BoosterPack** スタックابل プラグイン モジュールが含まれています。

組込みソフトウェア

MSPM0 ソフトウェア開発 キット (SDK)

ソフトウェア ドライバ、ミドルウェア ライブラリ、資料、ツール、すべての MSPM0 デバイスのための使いやすく簡単なユーザー体験を実現するサンプル コードが含まれています。

ソフトウェア開発ツール

TI デベロッパー ザーン

Web ブラウザ上で評価と開発を開始できます。インストールは不要です。クラウド ツールには、ダウンロード可能なオフライン バージョンもあります。

TI Resource Explorer SysConfig

TI SDK へのオンライン ポータル。CCS IDE または TI クラウド ツールからアクセスできます。デバイスとペリフェラルの構成、システム競合の解消、構成コードの生成、ピン多重化設定の自動化のための直感的な GUI。CCS IDE、TI Cloud Tools からアクセスできます。スタンドアロン バージョンもあります。(オフライン バージョン)

MSP Academy

さまざまなトピックを網羅するトレーニング モジュールを使用して MSPM0 MCU プラットフォームについて学習するための優れた出発点です。TIRex の一部です。

GUI Composer

コードをまったく必要としない完全統合型アナログ信号チェーンの構成と監視など、特定の MSPM0 機能の評価を簡素化する GUI。

IDE およびコンパイラ ツールチェーン

Code Composer Studio ™ (CCS)

Code Composer Studio は、テキサス・インスツルメンツのマイクロコントローラおよびプロセッサ向けの統合開発環境 (IDE) です。CCS は、組み込みアプリケーションの開発とデバッグに必要な一連のツールで構成されています。CCS は完全に無料で使用でき、Eclipse および Theia フレームワークで利用できます。

IAR Embedded Workbench® IDE

Arm 向け IAR Embedded Workbench は、MSPM0 向けの組み込みアプリケーションの構築とデバッグに適した包括的な開発ツールチェーンを提供します。付属の IAR C/C++ コンパイラは、アプリケーション向けに高度に最適化されたコードを生成します。C-SPY デバッガは、ソース レベルおよび逆アセンブリ レベルのデバッグ用の完全統合型デバッガであり、複雑なコードおよびデータ ブレークポイントをサポートしています。

Keil® MDK IDE

Arm Keil MDK は、MSPM0 向けの組み込みアプリケーションの構築とデバッグに適した、デバッガおよび C/C++ コンパイラの包括的なツールチェーンです。Keil MDK には、ソース レベルおよび逆アセンブリ レベルのデバッグに適した統合型デバッガが含まれています。MDK は CMSIS に完全準拠しています。

TI Arm-Clang

TI Arm Clang は、Code Composer Studio に含まれています。

GNU Arm Embedded Toolchain

MSPM0 SDK は、オープンソースの Arm GNU Toolchain を使用した開発をサポートしています。Arm GCC は、Code Composer Studio (CCS) によってサポートされています。

10.4 ドキュメントのサポート

ドキュメントの更新についての通知を受け取るには、[ti.com](https://www.ti.com) のデバイス製品フォルダを開いてください。[更新の通知を受け取る] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、修正されたドキュメントに含まれている改訂履歴をご覧ください。

以下のドキュメントでは、MSPM0 MCU について記載しています。これらのドキュメントは、インターネット上の www.ti.com から入手可能です。

テクニカル リファレンス マニュアル

『**MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル**』 このマニュアルは、MSPM0G デバイス ファミリのモジュールおよびペリフェラルについて解説しています。それぞれの説明は、モジュールまたはペリフェラルを一般的な意味で示しています。すべてのデバイスについて、すべてのモジュールまたはペリフェラルのすべての特長や機能を示しているわけではありません。さらに、モジュールやペリフェラルは、異なるデバイスに対して、全く同じように実装されているとは限りません。ピンの機能、内部信号の接続、および動作パラメータはデバイスによって異なります。詳細については、デバイス固有のデータシートを参照してください。

10.5 サポート・リソース

[テキサス・インスツルメンツ E2E™ サポート・フォーラム](#)は、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

10.6 商標

LaunchPad™, Code Composer Studio™, TI E2E™, and テキサス・インスツルメンツ E2E™ are trademarks of Texas Instruments.

Arm® and Cortex® are registered trademarks of Arm Limited.

すべての商標は、それぞれの所有者に帰属します。

10.7 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

10.8 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

11 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from OCTOBER 30, 2025 to SEPTEMBER 7, 2026 (from Revision B (October 2025) to Revision C (September 2026))

	Page
• PSA-L1 を「対象」から、認定が完了したことを示すとともに、PSA の公式ウェブページへのリンクを追加しました。.....	1
• 42_DSBGA_YCJ パッケージのデバイス バリエーションをリリースとして更新.....	1
• NONMAIN の取り扱いに関するユーザー ガイダンスとして、「メモリ構成」表に脚注を追加.....	86
• 「ペリフェラルの概要」表の NVM の命名用語を、代わりに「FLASHCTL」と呼ぶように更新.....	87

Changes from APRIL 30, 2025 to OCTOBER 30, 2025 (from Revision A (April 2025) to Revision B (October 2025))

	Page
• 100_nFBGA_ZAW パッケージのデバイス バリエーションをリリースとして更新.....	1
• デバイス比較チャートにトレイ形式の MSPM0G1518 を追加.....	9
• ピン配置図を追加し、正確性のため 42_DSBGA_YCJ パッケージ バリエーションのピン割り当ての詳細を更新.....	10
• 100_nFBGA_ZAW パッケージの熱特性を追加.....	56
• POR および BOR の表からスルーレートの脚注を削除し、ユーザーのためにこれがテスト条件ではないことを明確化.....	56
• SYSOSC 精度測定の実験条件を明確化するため脚注を追加.....	56
• M0G3519AQPMRQ1 (LFXT 高速起動バリエーション) のスタートアップ タイミング性能を示す新しい項目を LFXT 仕様 に追加.....	56
• LFXT 仕様セクションに、M0G3519AQPMRQ1 (LFXT 高速起動バリエーション) の適切なクリスタル定格電力を示す脚注 を追加.....	56
• IO High-Z 漏れ電流に関して、影響を受けるパッケージ バリエーションの説明を更新.....	56
• YCJ (WCSP) および ZAW (nFBGA) パッケージの図を追加.....	135

Changes from NOVEMBER 1, 2024 to APRIL 30, 2025 (from Revision * (November 2024) to Revision A (April 2025))

	Page
• このデバイスが PSA-L1 認証を対象としていることを示す注を追加.....	1
• 「特長」の説明で、低消費電力動作で利用可能なタイマの数を、精度のためスタンバイ モードで 4 個に更新.....	1
• 「特長」の説明で、低消費電力動作で利用可能な UART インスタンスの数を、精度のためスタンバイ モードで 3 つに 更新.....	1
• 最大 32Mbit/s をサポートできる SPI インスタンスの数を 1 に更新.....	1
• 各動作モードが利用可能である SRAM BANK0 と BANK1 の説明を明確化.....	1
• 100_nFBGA_Zaw パッケージのデバイス バリエーションをプレビューとして追加.....	1
• 42_DSBGA_YCJ パッケージのデバイス バリエーションをプレビューとして追加.....	1
• すべてのデバイス バリエーションに 2 つの ADC が存在することを示すために、デバイス比較表を更新.....	7
• 各デバイス バリエーションについて、デバイス比較表を UART/I2C/SPI の数量の概要に更新.....	7
• 正しい接合部温度を反映して、I_VDD および I_VSS の絶対最大定格を更新し、VDD >= 2.7V の条件を削除.....	56
• VDD 電源電圧が低いときの消費電流を低減することについて、I_VDD および I_VSS のガイドラインに脚注を追加 (例: 1.62V).....	56
• 「絶対最大定格」に周囲温度定格を追加.....	56
• 「推奨動作条件」に周囲および接合部温度の仕様を追加.....	56
• 「熱に関する情報」セクションを、パッケージのバリエーションごとに正確な仕様値を添えて更新.....	56
• 電源電流特性を、最大値と正確な標準値を追加.....	56
• MHz ごとのスリープ電流の電源電流特性パラメータを追加 (80MHz で評価).....	56
• POR およびコールドブート BOR の正確な電圧スレッショルドを反映するように POR および BOR 仕様を変更.....	56
• フラッシュ メモリ特性を、下位 32KB セクタだけでなく、100k サイクルを適用できるようにユーザーがフラッシュ メモ リの 32KB セクタを指定できるように変更.....	56
• 「タイミング特性」セクションを正確な具体的な値で更新し、SLEEP0 から RUN までのウェイクアップ時間を追加.....	56
• システム発振器の仕様を正確な値で更新.....	56
• SYSOSC の標準的な周波数精度の図を削除.....	56
• PDIV および QDIV 構成を示すために SYSPLL スタートアップ時間のテスト条件を更新.....	56
• 正しい周囲温度条件を反映するようにデジタル IO の電気的特性を更新.....	56
• デジタル IO スイッチング特性に立ち上がり/立ち下がり時間の仕様を追加.....	56
• デジタル IO スイッチング特性に HDIO DRV = 1 条件の f_max 仕様を追加.....	56
• ENOB および SNR の ADC の電気的特性を変更して仕様を改善し、f_IN 周波数をテスト条件として記載.....	56
• オフセット誤差の ADC 仕様を +/-2mV から +/-3.5mV に変更.....	56

• ゲイン誤差の ADC 仕様を $\pm 3\text{LSB}$ から $\pm 4\text{LSB}$ に変更.....	56
• 正しい VREF 構成とセトリング タイムを反映するように、温度センサの条件を更新.....	56
• 温度センサ係数仕様の値を更新.....	56
• IVREF および TCVREF 仕様値の VREF の電気的特性を変更.....	56
• Icomp のコンパレータの電気的特性を変更.....	56
• 修正された値を反映するように SPI 仕様を更新.....	56
• 精度と構成について、動作モード別にサポートされている機能を更新.....	81
• DMA のセクションに詳細な DMA 機能の表を追加.....	84
• 「フラッシュ メモリ」セクションを更新し、高耐久性動作のために 32kB セクタを選択できることを明記.....	91
• SRAM ECC 保護付きの DMA の使用方法に関するテキストを「SRAM」セクションから削除.....	91
• 「SRAM」セクションの書き込み実行ユーザー動作に関する説明を更新.....	91
• 結果ストレージ レジスタの正しい数量を反映するように、ADC の説明セクションを更新.....	92
• セトリング時間と VREF 構成に関する適切なテスト条件を反映して、「温度センサ」セクションを更新.....	93
• 「セキュリティ」セクションを更新し、このデバイスに搭載されているすべてのセキュリティ機能の一覧を追加.....	95
• キーストア セクションを更新し、最大 4 つのキーがサポートされることを示しました.....	96
• このデバイスに存在する UART インスタンスを正しく一覧表示するように、UART セクションを更新.....	97
• SPI セクションを、ULPCLK ではなく MCLK を参照するよう更新.....	98
• LFSS_B および RTC_B バリエーションの存在を示すため、LFSS セクションを更新.....	99
• 「タイマ」セクションにクロストリガ マップを追加.....	101

12 メカニカル、パッケージ、および注文情報


以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

MECHANICAL DATA

MTQF013A – OCTOBER 1994 – REVISED DECEMBER 1996

PZ (S-PQFP-G100)

PLASTIC QUAD FLATPACK




- NOTES:
- A. All linear dimensions are in millimeters.
 - B. This drawing is subject to change without notice.
 - C. Falls within JEDEC MS-026

LAND PATTERN DATA


PZ (S-PQFP-G100)

PLASTIC QUAD FLAT PACK




NOTES:

- All linear dimensions are in millimeters.
- This drawing is subject to change without notice.
- Laser cutting apertures with trapezoidal walls and also rounding corners will offer better paste release. Customers should contact their board assembly site for stencil design recommendations. Example stencil design based on a 50% volumetric metal load solder paste. Refer to IPC-7525 for other stencil recommendations.
- Customers should contact their board fabrication site for solder mask tolerances between and around signal pads.

**PM0064A****PACKAGE OUTLINE****LQFP - 1.6 mm max height**

PLASTIC QUAD FLATPACK

**NOTES:**


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEDEC registration MS-026.

EXAMPLE BOARD LAYOUT

PM0064A

LQFP - 1.6 mm max height

PLASTIC QUAD FLATPACK




NOTES: (continued)

5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
7. For more information, see Texas Instruments literature number SLMA004 (www.ti.com/lit/slma004).

EXAMPLE STENCIL DESIGN


PM0064A
LQFP - 1.6 mm max height

PLASTIC QUAD FLATPACK



NOTES: (continued)


8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.



PT0048A

LQFP - 1.6 mm max height


LOW PROFILE QUAD FLATPACK



1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC registration MS-026.
4. This may also be a thermally enhanced plastic package with leads connected to the die pads.

EXAMPLE BOARD LAYOUT**PT0048A****LQFP - 1.6 mm max height**

LOW PROFILE QUAD FLATPACK



4215159/A 12/2021


NOTES: (continued)

5. Publication IPC-7351 may have alternate designs.

6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

**RGZ0048B****PACKAGE OUTLINE****VQFN - 1 mm max height**

PLASTIC QUAD FLATPACK - NO LEAD

**NOTES:**


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT

RGZ0048B

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD




NOTES: (continued)

- This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).
- Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.


EXAMPLE STENCIL DESIGN**RGZ0048B****VQFN - 1 mm max height**

PLASTIC QUAD FLATPACK - NO LEAD



NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.




PACKAGE OUTLINE

YCJ0042-C01

DSBGA - 0.35 mm max height

DIE SIZE BALL GRID ARRAY



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.

EXAMPLE BOARD LAYOUT

YCJ0042-C01

DSBGA - 0.35 mm max height

DIE SIZE BALL GRID ARRAY



NOTES: (continued)


- Final dimensions may vary due to manufacturing tolerance considerations and also routing constraints.
See Texas Instruments Literature No. SNVA009 (www.ti.com/lit/snva009).

EXAMPLE STENCIL DESIGN

YCJ0042-C01


DSBGA - 0.35 mm max height

DIE SIZE BALL GRID ARRAY




NOTES: (continued)

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release.

**RHB0032E****PACKAGE OUTLINE****VQFN - 1 mm max height**

PLASTIC QUAD FLATPACK - NO LEAD


**NOTES:**

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

PLASTIC QUAD FLATPACK - NO LEAD


EXAMPLE STENCIL DESIGN**RHB0032E****VQFN - 1 mm max height**

PLASTIC QUAD FLATPACK - NO LEAD



NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.




ZAW0100A

PACKAGE OUTLINE

NFBGA - 1.5 mm max height

PLASTIC BALL GRID ARRAY




NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.

EXAMPLE BOARD LAYOUT**ZAW0100A****NFBGA - 1.5 mm max height**

PLASTIC BALL GRID ARRAY



NOTES: (continued)


3. Final dimensions may vary due to manufacturing tolerance considerations and also routing constraints.
 For information, see Texas Instruments literature number SPRAA99 (www.ti.com/lit/spraa99).

EXAMPLE STENCIL DESIGN

ZAW0100A

NFBGA - 1.5 mm max height


PLASTIC BALL GRID ARRAY



NOTES: (continued)

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release.

12.1 トレイ情報



Chamfer on Tray corner indicates Pin 1 orientation of packed units.

デバイス	パッケージ タイプ	パッケージ 名	ピン	SPQ	製品のアレイ マトリクス	最大温度 (°C)	奥行き L (mm)	幅 W (mm)	K0 (μm)	P1 (mm)	切り欠きの奥行 き CL (mm)	切り欠きの幅 CW (mm)
MSPM0G1518SPM	PM	LQFP	64	160	8x20	150	315	135.9	7620	15.2	13.1	13

付録：パッケージ・オプション

パッケージ情報

注文可能な型番	供給状況	資料の タイプ	パッケージ ピン数	パッケージ数量 キ ャリア	RoHS	リード端子の仕上げ / ボールの原材料	MSL 定格/ピークリフロ ー	動作温度 (°C)	部品マーキング
MSPM0G1518SPM	アクティブ	量産出荷中	LQFP (PM) 64	トレイ	あり	NiPdAu	レベル 2 (260C)	125	M0G1518S

重要なお知らせと免責事項:このページに掲載されている情報は、発行日現在のテキサス・インスツルメンツの知識および見解を示すものです。テキサス・インスツルメンツの知識および見解は、第三者によって提供された情報に基づいており、そのような情報の正確性について何らの表明および保証も行うものではありません。第三者からの情報をより良く統合するための努力は続けております。テキサス・インスツルメンツでは、事実を適切に表す正確な情報を提供すべく妥当な手順を踏み、引き続きそれを継続してゆきますが、受け入れる部材および化学物質に対して破壊試験や化学分析は実行していない場合があります。テキサス・インスツルメンツおよび テキサス・インスツルメンツのサプライヤは、特定の情報を機密情報として扱っているため、CAS 番号やその他の制限された情報が公開されない場合があります。

いかなる場合においても、そのような情報から生じた TI の責任は、このドキュメント発行時点での TI 製品の価格に基づく TI からお客様への合計購入価格 (年次ベース) を超えることはありません。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
MSPM0G1518S42YCJR	Active	Production	DSBGA (YCJ) 42	12000 LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 125	M0G 1518
MSPM0G1518SPM	Active	Production	LQFP (PM) 64	160 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	M0G1518S
MSPM0G1518SPMR	Active	Production	LQFP (PM) 64	1000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	M0G1518S
MSPM0G1518SPNR	Active	Production	LQFP (PN) 80	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	M0G1518S
MSPM0G1518SPTR	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	M0G1518S
MSPM0G1518SPZR	Active	Production	LQFP (PZ) 100	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	M0G1518S
MSPM0G1518SRGZR	Active	Production	VQFN (RGZ) 48	4000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	MSPM0 G1518S
MSPM0G1518SRHBR	Active	Production	VQFN (RHB) 32	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	MSPM0 G1518S
MSPM0G1518SZAWR	Active	Production	NFBGA (ZAW) 100	1000 LARGE T&R	Yes	SNAGCU	Level-3-260C-168 HR	-40 to 125	M0G1518S
MSPM0G1519S42YCJR	Active	Production	DSBGA (YCJ) 42	12000 LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 125	M0G 1519
MSPM0G1519SPMR	Active	Production	LQFP (PM) 64	1000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	M0G1519S
MSPM0G1519SPNR	Active	Production	LQFP (PN) 80	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	M0G1519S
MSPM0G1519SPTR	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	M0G1519S
MSPM0G1519SPZR	Active	Production	LQFP (PZ) 100	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	M0G1519S
MSPM0G1519SRGZR	Active	Production	VQFN (RGZ) 48	4000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	MSPM0 G1519S
MSPM0G1519SRHBR	Active	Production	VQFN (RHB) 32	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	MSPM0 G1519S
MSPM0G1519SZAWR	Active	Production	NFBGA (ZAW) 100	1000 LARGE T&R	Yes	SNAGCU	Level-3-260C-168 HR	-40 to 125	M0G1519S
MSPM0G3518S42YCJR	Active	Production	DSBGA (YCJ) 42	12000 LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 125	M0G 3518
MSPM0G3518SPMR	Active	Production	LQFP (PM) 64	1000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	M0G3518S
MSPM0G3518SPNR	Active	Production	LQFP (PN) 80	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	M0G3518S
MSPM0G3518SPTR	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	M0G3518S
MSPM0G3518SPZR	Active	Production	LQFP (PZ) 100	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	M0G3518S
MSPM0G3518SRGZR	Active	Production	VQFN (RGZ) 48	4000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	MSPM0 G3518S

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
MSPM0G3518SRHBR	Active	Production	VQFN (RHB) 32	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	MSPM0 G3518S
MSPM0G3518SAWR	Active	Production	NFBGA (ZAW) 100	1000 LARGE T&R	Yes	SNAGCU	Level-3-260C-168 HR	-40 to 125	M0G3518S
MSPM0G3519S42YCJR	Active	Production	DSBGA (YCJ) 42	12000 LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 125	M0G 3519
MSPM0G3519SPMR	Active	Production	LQFP (PM) 64	1000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	M0G3519S
MSPM0G3519SPNR	Active	Production	LQFP (PN) 80	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	M0G3519S
MSPM0G3519SPTR	Active	Production	LQFP (PT) 48	1000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	M0G3519S
MSPM0G3519SPZR	Active	Production	LQFP (PZ) 100	1000 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	M0G3519S
MSPM0G3519SRGZR	Active	Production	VQFN (RGZ) 48	4000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	MSPM0 G3519S
MSPM0G3519SRHBR	Active	Production	VQFN (RHB) 32	5000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	MSPM0 G3519S
MSPM0G3519SAWR	Active	Production	NFBGA (ZAW) 100	1000 LARGE T&R	Yes	SNAGCU	Level-3-260C-168 HR	-40 to 125	M0G3519S
XMSPM0G1519SRGZR	Active	Preproduction	VQFN (RGZ) 48	4000 LARGE T&R	-	Call TI	Call TI	-40 to 125	
XMSPM0G1519SRGZR.A	Active	Preproduction	VQFN (RGZ) 48	4000 LARGE T&R	-	Call TI	Call TI	-40 to 125	
XMSPM0G1519SRHBR	Active	Preproduction	VQFN (RHB) 32	5000 LARGE T&R	-	Call TI	Call TI	-40 to 125	
XMSPM0G1519SRHBR.A	Active	Preproduction	VQFN (RHB) 32	5000 LARGE T&R	-	Call TI	Call TI	-40 to 125	
XMSPM0G3519SPMR	Active	Preproduction	LQFP (PM) 64	1000 LARGE T&R	-	Call TI	Call TI	-40 to 125	
XMSPM0G3519SPMR.A	Active	Preproduction	LQFP (PM) 64	1000 LARGE T&R	-	Call TI	Call TI	-40 to 125	
XMSPM0G3519SPNR	Active	Preproduction	LQFP (PN) 80	1000 LARGE T&R	-	Call TI	Call TI	-40 to 125	
XMSPM0G3519SPNR.A	Active	Preproduction	LQFP (PN) 80	1000 LARGE T&R	-	Call TI	Call TI	-40 to 125	
XMSPM0G3519SPZR	Active	Preproduction	LQFP (PZ) 100	1000 LARGE T&R	-	Call TI	Call TI	-40 to 125	
XMSPM0G3519SPZR.A	Active	Preproduction	LQFP (PZ) 100	1000 LARGE T&R	-	Call TI	Call TI	-40 to 125	
XMSPM0G3519SRGZR	Active	Preproduction	VQFN (RGZ) 48	4000 LARGE T&R	-	Call TI	Call TI	-40 to 125	
XMSPM0G3519SRGZR.A	Active	Preproduction	VQFN (RGZ) 48	4000 LARGE T&R	-	Call TI	Call TI	-40 to 125	
XMSPM0G3519SRHBR	Active	Preproduction	VQFN (RHB) 32	5000 LARGE T&R	-	Call TI	Call TI	-40 to 125	
XMSPM0G3519SRHBR.A	Active	Preproduction	VQFN (RHB) 32	5000 LARGE T&R	-	Call TI	Call TI	-40 to 125	

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

(2) Material type: When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) RoHS values: Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

(4) Lead finish/Ball material: Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) MSL rating/Peak reflow: The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) Part marking: There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF MSPM0G3518, MSPM0G3519 :

- Automotive : [MSPM0G3518-Q1](#), [MSPM0G3519-Q1](#)

NOTE: Qualified Version Definitions:

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects

TAPE AND REEL INFORMATION




*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
MSPM0G1518S42YCJR	DSBGA	YCJ	42	12000	330.0	12.4	2.55	3.01	0.45	4.0	12.0	Q1
MSPM0G1518SPMR	LQFP	PM	64	1000	330.0	24.4	12.5	12.5	2.2	16.0	24.0	Q2
MSPM0G1518SPNR	LQFP	PN	80	1000	330.0	24.4	16.0	16.0	2.0	24.0	24.0	Q2
MSPM0G1518SPTR	LQFP	PT	48	1000	330.0	16.4	9.6	9.6	1.9	12.0	16.0	Q2
MSPM0G1518SPZR	LQFP	PZ	100	1000	330.0	32.4	16.9	16.9	2.1	24.0	32.0	Q2
MSPM0G1518SRGZR	VQFN	RGZ	48	4000	330.0	16.4	7.3	7.3	1.1	12.0	16.0	Q2
MSPM0G1518SRHBR	VQFN	RHB	32	3000	330.0	12.4	5.3	5.3	1.1	8.0	12.0	Q2
MSPM0G1518SZAWR	NFBGA	ZAW	100	1000	330.0	16.4	9.3	9.3	1.5	12.0	16.0	Q1
MSPM0G1519S42YCJR	DSBGA	YCJ	42	12000	330.0	12.4	2.55	3.01	0.45	4.0	12.0	Q1
MSPM0G1519SPMR	LQFP	PM	64	1000	330.0	24.4	12.5	12.5	2.2	16.0	24.0	Q2
MSPM0G1519SPNR	LQFP	PN	80	1000	330.0	24.4	16.0	16.0	2.0	24.0	24.0	Q2
MSPM0G1519SPTR	LQFP	PT	48	1000	330.0	16.4	9.6	9.6	1.9	12.0	16.0	Q2
MSPM0G1519SPZR	LQFP	PZ	100	1000	330.0	32.4	16.9	16.9	2.1	24.0	32.0	Q2
MSPM0G1519SRGZR	VQFN	RGZ	48	4000	330.0	16.4	7.3	7.3	1.1	12.0	16.0	Q2
MSPM0G1519SRHBR	VQFN	RHB	32	3000	330.0	12.4	5.3	5.3	1.1	8.0	12.0	Q2
MSPM0G1519SZAWR	NFBGA	ZAW	100	1000	330.0	16.4	9.3	9.3	1.5	12.0	16.0	Q1

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
MSPM0G3518S42YCJR	DSBGA	YCJ	42	12000	330.0	12.4	2.55	3.01	0.45	4.0	12.0	Q1
MSPM0G3518SPMR	LQFP	PM	64	1000	330.0	24.4	12.5	12.5	2.2	16.0	24.0	Q2
MSPM0G3518SPNR	LQFP	PN	80	1000	330.0	24.4	16.0	16.0	2.0	24.0	24.0	Q2
MSPM0G3518SPTR	LQFP	PT	48	1000	330.0	16.4	9.6	9.6	1.9	12.0	16.0	Q2
MSPM0G3518SPZR	LQFP	PZ	100	1000	330.0	32.4	16.9	16.9	2.1	24.0	32.0	Q2
MSPM0G3518SRGZR	VQFN	RGZ	48	4000	330.0	16.4	7.3	7.3	1.1	12.0	16.0	Q2
MSPM0G3518SRHBR	VQFN	RHB	32	3000	330.0	12.4	5.3	5.3	1.1	8.0	12.0	Q2
MSPM0G3518SZAWR	NFBGA	ZAW	100	1000	330.0	16.4	9.3	9.3	1.5	12.0	16.0	Q1
MSPM0G3519S42YCJR	DSBGA	YCJ	42	12000	330.0	12.4	2.55	3.01	0.45	4.0	12.0	Q1
MSPM0G3519SPMR	LQFP	PM	64	1000	330.0	24.4	12.5	12.5	2.2	16.0	24.0	Q2
MSPM0G3519SPNR	LQFP	PN	80	1000	330.0	24.4	16.0	16.0	2.0	24.0	24.0	Q2
MSPM0G3519SPTR	LQFP	PT	48	1000	330.0	16.4	9.6	9.6	1.9	12.0	16.0	Q2
MSPM0G3519SPZR	LQFP	PZ	100	1000	330.0	32.4	16.9	16.9	2.1	24.0	32.0	Q2
MSPM0G3519SRGZR	VQFN	RGZ	48	4000	330.0	16.4	7.3	7.3	1.1	12.0	16.0	Q2
MSPM0G3519SRHBR	VQFN	RHB	32	5000	330.0	12.4	5.3	5.3	1.1	8.0	12.0	Q2
MSPM0G3519SZAWR	NFBGA	ZAW	100	1000	330.0	16.4	9.3	9.3	1.5	12.0	16.0	Q1

TAPE AND REEL BOX DIMENSIONS




*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
MSPM0G1518S42YCJR	DSBGA	YCJ	42	12000	367.0	367.0	35.0
MSPM0G1518SPMR	LQFP	PM	64	1000	336.6	336.6	41.3
MSPM0G1518SPNR	LQFP	PN	80	1000	367.0	367.0	55.0
MSPM0G1518SPTR	LQFP	PT	48	1000	336.6	336.6	31.8
MSPM0G1518SPZR	LQFP	PZ	100	1000	367.0	367.0	55.0
MSPM0G1518SRGZR	VQFN	RGZ	48	4000	360.0	360.0	36.0
MSPM0G1518SRHBR	VQFN	RHB	32	3000	360.0	360.0	36.0
MSPM0G1518SZAWR	NFBGA	ZAW	100	1000	336.6	336.6	31.8
MSPM0G1519S42YCJR	DSBGA	YCJ	42	12000	367.0	367.0	35.0
MSPM0G1519SPMR	LQFP	PM	64	1000	336.6	336.6	41.3
MSPM0G1519SPNR	LQFP	PN	80	1000	367.0	367.0	55.0
MSPM0G1519SPTR	LQFP	PT	48	1000	336.6	336.6	31.8
MSPM0G1519SPZR	LQFP	PZ	100	1000	367.0	367.0	55.0
MSPM0G1519SRGZR	VQFN	RGZ	48	4000	360.0	360.0	36.0
MSPM0G1519SRHBR	VQFN	RHB	32	3000	360.0	360.0	36.0
MSPM0G1519SZAWR	NFBGA	ZAW	100	1000	336.6	336.6	31.8
MSPM0G3518S42YCJR	DSBGA	YCJ	42	12000	367.0	367.0	35.0
MSPM0G3518SPMR	LQFP	PM	64	1000	336.6	336.6	41.3

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
MSPM0G3518SPNR	LQFP	PN	80	1000	367.0	367.0	55.0
MSPM0G3518SPTR	LQFP	PT	48	1000	336.6	336.6	31.8
MSPM0G3518SPZR	LQFP	PZ	100	1000	367.0	367.0	55.0
MSPM0G3518SRGZR	VQFN	RGZ	48	4000	360.0	360.0	36.0
MSPM0G3518SRHBR	VQFN	RHB	32	3000	360.0	360.0	36.0
MSPM0G3518SZAWR	NFBGA	ZAW	100	1000	336.6	336.6	31.8
MSPM0G3519S42YCJR	DSBGA	YCJ	42	12000	367.0	367.0	35.0
MSPM0G3519SPMR	LQFP	PM	64	1000	336.6	336.6	41.3
MSPM0G3519SPNR	LQFP	PN	80	1000	367.0	367.0	55.0
MSPM0G3519SPTR	LQFP	PT	48	1000	336.6	336.6	31.8
MSPM0G3519SPZR	LQFP	PZ	100	1000	367.0	367.0	55.0
MSPM0G3519SRGZR	VQFN	RGZ	48	4000	360.0	360.0	36.0
MSPM0G3519SRHBR	VQFN	RHB	32	5000	360.0	360.0	36.0
MSPM0G3519SZAWR	NFBGA	ZAW	100	1000	336.6	336.6	31.8



TRAY



Chamfer on Tray corner indicates Pin 1 orientation of packed units.

*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	Unit array matrix	Max temperature (°C)	L (mm)	W (mm)	K0 (μm)	P1 (mm)	CL (mm)	CW (mm)
MSPM0G1518SPM	PM	LQFP	64	160	8 X 20	150	315	135.9	7620	15.2	13.1	13



4219786/A 01/2025

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.

EXAMPLE BOARD LAYOUT

ZAW0100A


NFBGA - 1.5 mm max height

PLASTIC BALL GRID ARRAY



LAND PATTERN EXAMPLE

EXPOSED METAL SHOWN
SCALE: 12X



4219786/A 01/2025

NOTES: (continued)


- Final dimensions may vary due to manufacturing tolerance considerations and also routing constraints. For information, see Texas Instruments literature number SPRAA99 (www.ti.com/lit/spraa99).

EXAMPLE STENCIL DESIGN

ZAW0100A

NFBGA - 1.5 mm max height

PLASTIC BALL GRID ARRAY



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 12X

4219786/A 01/2025

NOTES: (continued)

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release.


GENERIC PACKAGE VIEW

RGZ 48

VQFN - 1 mm max height

7 x 7, 0.5 mm pitch


PLASTIC QUADFLAT PACK- NO LEAD



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.

4224671/A


RGZ0048B



PACKAGE OUTLINE

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



4218795/B 02/2017

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT


RGZ0048B

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:12X



SOLDER MASK DETAILS

4218795/B 02/2017


NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

RGZ0048B

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE

BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 49
73% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:12X

4218795/B 02/2017

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.


GENERIC PACKAGE VIEW

RHB 32

VQFN - 1 mm max height

5 x 5, 0.5 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.

4224745/A


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT



RHB0032E

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
SCALE:18X



SOLDER MASK DETAILS

4223442/B 08/2019

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

RHB0032E

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 33:
75% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:20X

4223442/B 08/2019

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.



LQFP - 1.6 mm max height

Technical drawing of a square electronic component, likely a microchip, showing dimensions and feature callouts.

Top View Dimensions:

- Overall width: 9.2
- Overall height: 9.2
- Distance from top edge to center of top pins: 8.8
- Distance from left edge to center of left pins: 7.2
- Distance from right edge to center of right pins: 6.8
- Distance from bottom edge to center of bottom pins: 7.2
- Distance from left edge to center of left pins: 6.8

Pin Dimensions:

- Pin pitch (distance between adjacent pins): 0.5
- Pin width: 0.27
- Pin thickness: 0.17
- Pin length: 48X
- Pin spacing (distance between pin groups): 44X
- Pin group width: 4X
- Pin group spacing: 5.5

Feature Callouts:

- Feature A:** Callout to the top edge of the component.
- Feature B:** Callout to the left edge of the component.
- Feature C:** Callout to the bottom edge of the component.
- SEATING PLANE:** Indicated by a triangle symbol and a horizontal line.
- 0.08 M C A B:** Feature control frame indicating a maximum material condition (M) tolerance of 0.08 for features A, B, and C.
- 0.1 C:** Feature control frame indicating a circular runout tolerance of 0.1 for feature C.
- 0.25 GAGE PLANE:** Indicated by a horizontal line and a vertical arrow.
- 0.75 0.45:** Dimension indicating a width of 0.75 and a thickness of 0.45.
- 0.05 MIN:** Dimension indicating a minimum thickness of 0.05.
- 1.45 1.35:** Dimension indicating a height of 1.45 and a thickness of 1.35.
- 0° - 7°:** Dimension indicating a taper angle of 0° to 7°.
- 1.6 MAX:** Dimension indicating a maximum height of 1.6.

SEE DETAIL A: Callout to a circular detail view of the component's edge.

DETAIL A: A circular detail view showing the profile of the component's edge, including the seating plane and the gage plane.

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC registration MS-026.
4. This may also be a thermally enhanced plastic package with leads connected to the die pads.

EXAMPLE BOARD LAYOUT


PT0048A

LQFP - 1.6 mm max height

LOW PROFILE QUAD FLATPACK



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE 10.000



SOLDER MASK DETAILS

4215159/B 11/2023


NOTES: (continued)

5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

PT0048A

LQFP - 1.6 mm max height

LOW PROFILE QUAD FLATPACK





SOLDER PASTE EXAMPLE
BASED ON 0.1 mm THICK STENCIL
SCALE: 10X

4215159/B 11/2023

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.



4215162/A 03/2017


NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEDEC registration MS-026.



PM0064A

LQFP - 1.6 mm max height

PLASTIC QUAD FLATPACK



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:8X



SOLDER MASK DETAILS

4215162/A 03/2017

NOTES: (continued)


5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
7. For more information, see Texas Instruments literature number SLMA004 (www.ti.com/lit/slma004).

EXAMPLE STENCIL DESIGN

PM0064A

LQFP - 1.6 mm max height

PLASTIC QUAD FLATPACK




SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:8X

4215162/A 03/2017

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.


PN0080A



PACKAGE OUTLINE

LQFP - 1.6 mm max height

PLASTIC QUAD FLATPACK



4215166/A 08/2022

NOTES:




1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC registration MS-026.

EXAMPLE BOARD LAYOUT

PN0080A

LQFP - 1.6 mm max height

PLASTIC QUAD FLATPACK



SOLDER MASK DETAILS

4215166/A 08/2022

NOTES: (continued)


4. Publication IPC-7351 may have alternate designs.
5. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
6. For more information, see Texas Instruments literature number SLMA004 (www.ti.com/lit/slma004).

EXAMPLE STENCIL DESIGN

PN0080A

LQFP - 1.6 mm max height

PLASTIC QUAD FLATPACK




SOLDER PASTE EXAMPLE
BASED ON 0.1 mm THICK STENCIL
SCALE:6X

4215166/A 08/2022


NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.



PZ0100A

PLASTIC QUAD FLATPACK



4215169/A 03/2017

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEDEC registration MS-026.

EXAMPLE BOARD LAYOUT



PZ0100A

LQFP - 1.6 mm max height

PLASTIC QUAD FLATPACK



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:6X



SOLDER MASK DETAILS

4215169/A 03/2017

NOTES: (continued)


5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
7. For more information, see Texas Instruments literature number SLMA004 (www.ti.com/lit/slma004).

EXAMPLE STENCIL DESIGN

PZ0100A

LQFP - 1.6 mm max height

PLASTIC QUAD FLATPACK



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:6X

4215169/A 03/2017

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含みいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、TI は一切の責任を拒否します。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月