JAJSWO4 June   2025 DAC39RF20

ADVANCE INFORMATION  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイスの比較
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格
    3. 6.3  推奨動作条件
    4. 6.4  熱に関する情報
    5. 6.5  電気的特性 - DC 仕様
    6. 6.6  電気的特性 - AC 仕様
    7. 6.7  電気的特性 - 消費電力
    8. 6.8  タイミング要件
    9. 6.9  スイッチング特性
    10. 6.10 SPI インターフェイスのタイミング図
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  DAC 出力モード
        1. 7.3.1.1 NRZ モード
        2. 7.3.1.2 RF モード
        3. 7.3.1.3 DES モード
      2. 7.3.2  DAC コア
        1. 7.3.2.1 DAC 出力構造
        2. 7.3.2.2 フルスケールの電流調整
      3. 7.3.3  DEM とディザリング
      4. 7.3.4  オフセット調整
      5. 7.3.5  クロッキング サブシステム
        1. 7.3.5.1 コンバータ フェーズ ロック ループ (CPLL)
        2. 7.3.5.2 クロックと SYSREF の遅延
        3. 7.3.5.3 SYSREF キャプチャおよび監視
          1. 7.3.5.3.1 SYSREF の周波数要件
          2. 7.3.5.3.2 フル整列の SYSREF パルス
          3. 7.3.5.3.3 自動 SYSREF キャリブレーションおよびトラッキング
            1. 7.3.5.3.3.1 SYSREF 自動キャリブレーションの手順
            2. 7.3.5.3.3.2 複数デバイスの整列
            3. 7.3.5.3.3.3 キャリブレーション エラー
            4. 7.3.5.3.3.4 SYSREF トラッキング
        4. 7.3.5.4 トリガ クロック
      6. 7.3.6  デジタル信号処理ブロック
        1. 7.3.6.1  バイパス モード
        2. 7.3.6.2  DUC モード
          1. 7.3.6.2.1 デジタル アップコンバータ (DUC)
            1. 7.3.6.2.1.1 補間フィルタ
            2. 7.3.6.2.1.2 数値制御発振器 (NCO)
              1. 7.3.6.2.1.2.1 位相連続 NCO 更新モード
              2. 7.3.6.2.1.2.2 位相コヒーレント NCO 更新モード
              3. 7.3.6.2.1.2.3 位相同期 NCO 更新モード
              4. 7.3.6.2.1.2.4 NCO 同期
                1. 7.3.6.2.1.2.4.1 JESD204C LSB 同期
        3. 7.3.6.3  DDS SPI モード
        4. 7.3.6.4  DDS ベクトルモード
          1. 7.3.6.4.1 2 次振幅サポート
          2. 7.3.6.4.2 ベクトル次数と対称モード
          3. 7.3.6.4.3 初期起動
          4. 7.3.6.4.4 トリガーキューイング
          5. 7.3.6.4.5 トリガ バースト
          6. 7.3.6.4.6 ホールド モード
          7. 7.3.6.4.7 インデックス作成モード
          8. 7.3.6.4.8 インデックス作成モードでのキューイングまたはバースト トリガ
          9. 7.3.6.4.9 DDS イネーブル時のベクトルの書き込み
        5. 7.3.6.5  DDS ストリーミングモード
        6. 7.3.6.6  DSP トリガ
          1. 7.3.6.6.1 トリガ レイテンシ
        7. 7.3.6.7  NCO 方形波モード
          1. 7.3.6.7.1 方形波イネーブル
        8. 7.3.6.8  DSP ミュート機能
        9. 7.3.6.9  DSP 出力ゲイン
        10. 7.3.6.10 複素数出力のサポート
        11. 7.3.6.11 チャネル ボンダー
        12. 7.3.6.12 プログラマブル FIR フィルタ
          1. 7.3.6.12.1 PFIR 係数
          2. 7.3.6.12.2 PFIR 反射キャンセル モード
          3. 7.3.6.12.3 PFIR 電力削減
          4. 7.3.6.12.4 PFIR の使用法
        13. 7.3.6.13 DES 補間
          1. 7.3.6.13.1 DAC ミュート機能
      7. 7.3.7  Serdes 物理層
        1. 7.3.7.1 SerDes PLL
          1. 7.3.7.1.1 Serdes PLL の有効化
          2. 7.3.7.1.2 基準クロック
          3. 7.3.7.1.3 PLL VCO キャリブレーション
          4. 7.3.7.1.4 Serdes PLL ループ帯域幅
        2. 7.3.7.2 SerDes レシーバ
          1. 7.3.7.2.1 Serdes データレートの選択
          2. 7.3.7.2.2 SerDes レシーバ終端
          3. 7.3.7.2.3 SerDes レシーバ極性
          4. 7.3.7.2.4 SerDes クロック データ リカバリ
          5. 7.3.7.2.5 SerDes イコライザ
            1. 7.3.7.2.5.1 アダプティブ イコライゼーション
            2. 7.3.7.2.5.2 固定イコライゼーション
            3. 7.3.7.2.5.3 プリ カーソルおよびポスト カーソル分析
          6. 7.3.7.2.6 SerDes レシーバ アイ スキャン
            1. 7.3.7.2.6.1 アイ スキャン手順
            2. 7.3.7.2.6.2 アイ ダイアグラムの作成
        3. 7.3.7.3 SerDes PHY ステータス
      8. 7.3.8  JESD204C インターフェイス
        1. 7.3.8.1 JESD204C 規格からの逸脱
        2. 7.3.8.2 リンク層
          1. 7.3.8.2.1 SerDes クロスバー
          2. 7.3.8.2.2 ビットエラー レート テスタ
          3. 7.3.8.2.3 スクランブラとデスクランブラ
          4. 7.3.8.2.4 64b/66b デコード リンク層
            1. 7.3.8.2.4.1 同期ヘッダの整列
            2. 7.3.8.2.4.2 拡張マルチブロック整列
            3. 7.3.8.2.4.3 データ整合性
          5. 7.3.8.2.5 8B/10B エンコード リンク層
            1. 7.3.8.2.5.1 コード グループ同期 (CGS)
            2. 7.3.8.2.5.2 初期レーン整列シーケンス (ILAS)
            3. 7.3.8.2.5.3 マルチフレームおよびローカル マルチフレーム クロック (LMFC)
            4. 7.3.8.2.5.4 フレームおよびマルチフレーム監視
            5. 7.3.8.2.5.5 リンク再起動
            6. 7.3.8.2.5.6 リンク エラー レポート
            7. 7.3.8.2.5.7 ウォッチドッグ タイマ (JTIMER)
        3. 7.3.8.3 サブクラス 1 モードで必要となる SYSREF 整列
        4. 7.3.8.4 トランスポート層
        5. 7.3.8.5 JESD204C デバッグ キャプチャ (JCAP)
          1. 7.3.8.5.1 物理層デバッグ キャプチャ
          2. 7.3.8.5.2 リンク層デバッグ キャプチャ
          3. 7.3.8.5.3 トランスポート層デバッグ キャプチャ
        6. 7.3.8.6 JESD204C インターフェイス モード
          1. 7.3.8.6.1 JESD204C のフォーマット図
            1. 7.3.8.6.1.1 16 ビット形式
            2. 7.3.8.6.1.2 12 ビット形式
            3. 7.3.8.6.1.3 8 ビット形式
          2. 7.3.8.6.2 DUC および DDS モード
      9. 7.3.9  データ パス レイテンシ
      10. 7.3.10 複数デバイスの同期と決定論的レイテンシ
        1. 7.3.10.1 RBD のプログラミング
        2. 7.3.10.2 32 Octa-Bytes (256 ビット) 未満のマルチフレーム長
        3. 7.3.10.3 RBD 値を決定するための推奨アルゴリズム
        4. 7.3.10.4 Subclass 0 システムでの動作
      11. 7.3.11 リンクのリセット
      12. 7.3.12 アラーム生成
        1. 7.3.12.1 オーバーレンジ検出
        2. 7.3.12.2 オーバーレンジ マスキング
      13. 7.3.13 ミュート機能
        1. 7.3.13.1 アラーム データ パスのミュート
        2. 7.3.13.2 送信イネーブル
    4. 7.4 デバイスの機能モード
      1. 7.4.1 電力モード
  9. 8 プログラミング
    1. 8.1 標準 SPI インターフェイスを使用
      1. 8.1.1 SCS
      2. 8.1.2 SCLK
      3. 8.1.3 SDI
      4. 8.1.4 SDO
      5. 8.1.5 シリアル インターフェイス プロトコル
      6. 8.1.6 ストリーミング モード
    2. 8.2 高速再構成インターフェイスの使用
    3. 8.3 レジスタ マップ
      1. 8.3.1  Standard_SPI-3.1 レジスタ
      2. 8.3.2  システム レジスタ
      3. 8.3.3  トリガ レジスタ
      4. 8.3.4  CPLL_AND_CLOCK レジスタ
      5. 8.3.5  SYSREF レジスタ
      6. 8.3.6  JESD204C のレジスタ
      7. 8.3.7  JESD204C_Advanced のレジスタ
      8. 8.3.8  SerDes_Equalizer レジスタ
      9. 8.3.9  SerDes_Eye-Scan レジスタ
      10. 8.3.10 SerDes_Lane_Status レジスタ
      11. 8.3.11 SerDes_PLL レジスタ
      12. 8.3.12 DAC_and_Analog_Configuration レジスタ
      13. 8.3.13 データパスレジスタ
      14. 8.3.14 NCO_and_Mixer レジスタ
      15. 8.3.15 アラーム レジスタ
      16. 8.3.16 Fuse_Control レジスタ
      17. 8.3.17 Fuse_Backed レジスタ
      18. 8.3.18 DDS_Vector_Mode レジスタ
      19. 8.3.19 Programmable_FIR レジスタ
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
      1. 9.1.1 起動手順
      2. 9.1.2 矩形波モードの帯域幅最適化
    2. 9.2 代表的なアプリケーション：Ku バンド レーダー トランスミッタ
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
      3. 9.2.3 アプリケーション曲線
    3. 9.3 電源に関する推奨事項
      1. 9.3.1 パワーアップ / ダウン シーケンス
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドラインと例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

7.3.6.5 DDS ストリーミングモード

DDS ストリームモードを使用すると、JESD204C インターフェイスを使用して、周波数/位相/振幅の値の連続的ストリームとして DDS に送信することができます。このモードは、周波数/位相/振幅変調/キーイングに便利です。周波数ストリーミングを使用して、広範囲の周波数にわたって複雑なチャープ信号を生成すると同時に、DUC モードに比べて低い JESD204C 帯域幅を使用することもできます。

DSP チャネルを DDS ストリームモードにするには、DSP_MODEn を DDS ストリームモードにプログラムします。DDS ストリームモードでは、FDACCLK/16、FDACCLK/32、またはFDACCLK/64の入力サンプルレートがサポートされています。DSP_L レジスタをプログラミングし、DDS アップサンプリング係数を 16、32、または 64 にセットすることで、これを設定できます。ユーザーは、16 ビットサンプルをサポートし、DDSアップサンプリング係数（16、32、または 64）と一致する LT 値をサポートする JMODE を選択する必要があります。

表 7-14に、DDS ストリームモードのいくつかの主要機能をまとめています。

表 7-14 DDS ストリーミングモードの概要
プロパティ/機能 詳細
サポートされている JMODE： JESD_M および DSP_L の必要な設定をサポートする任意の 16 ビット JMODE
各 DDS チャネルに割り当てられた JESD204C コンバータ（ストリーム）の数：

2

(32 ビット)
JESD_M でサポートされている値： 2、4、6、8
サポートされているアップサンプリング係数（DSP_L）： 16、32、64
ストリーミングオプション

ストリームの周波数、位相、振幅（STREAM_MODE[n]=0）

ストリーム周波数のみ（STREAM_MODE[n]=1）

ストリームの位相と振幅のみ（STREAM_MODE[n]=2）
0 振幅をストリーミングすることで DDS をトリガー可能： あり
DDS がトリガーされたときに発生するアクション： FREQ/PHASE/AMP レジスタからストリーミングされていないパラメータを更新します。NCO_AR がセットされている場合は、位相アキュームレータをリセットします。

表 7-15 に従って、各 DSP チャネルに 2 つの 16 ビット JESD204C コンバータ（ストリーム）が割り当てられます。JESD_M をプログラムして、各 DSP チャネル（DDS ストリームモードで設定された）が 2 つの 16 ビットストリームを受信するようにする必要があります。2 つの 16 ビットストリームが連結され、単一の 32 ビットストリーム（sdata と呼ばれます）が生成されます。下位ストリームは下位 16 ビット（sdata[15：0]）です。上位ストリームは上位 16 ビット（sdata[31：16]）です。

表 7-15 JESD204C コンバータの DSP チャネルへの割り当て（DDS ストリームモード）

JESD204C コンバータ（ストリーム）

 コンバータに関連付けられた DSP チャネル 32 ビット DDS ストリーム（sdata）へのデータ貢献
C0 DSP0 sdata[15:0]
C1 DSP0 sdata[31:16]
C2 DSP1 sdata[15:0]
C3 DSP1 sdata[31:16]
C4 DSP2 sdata[15:0]
C5 DSP2 sdata[31:16]
C6 DSP3 sdata[15:0]
C7 DSP3 sdata[31:16]

FPAストリーム・モードが有効な場合（STREAM_MODE[n]=0）、DDS は sdata[31：1] を sdata[0] の値に応じて周波数または位相+振幅として解釈します。これを 表 7-16 と 表 7-17に示します。これにより、ストリームはすべてのパラメータ（周波数、位相、振幅）を制御できます。位相/振幅のサンプルは、内部で 1 入力サンプル期間だけ遅延されます（周波数サンプルと比較）。これにより、ユーザーは、位相+振幅のサンプルを直ちに送信し、その後周波数のサンプルを送信することで、すべてのパラメータを同時に変更することができるようになります。

表 7-16 周波数サンプルの形式（STREAM_MODE[n]=0）
sdata[31:1] sdata[0]

31 ビット周波数

（LSB の重量は 2-31 * FDAC）

 1'b0
表 7-17 位相+振幅サンプルの形式（STREAM_MODE[n]=0）
sdata[31:16] sdata[15:1] sdata[0]

16 ビット位相値

（LSB の重量は 2-16 * 2 π ラジアン）

15 ビットの振幅値（符号なし）

（LSB の重量は 2-15 * フルスケール）

 1'b1

周波数データを受信すると、前の位相と振幅が保持されます。位相/振幅データを受信すると、前の周波数が保持されます。DDS が最初に有効になったとき（SYS_EN により）、初期周波数、位相、振幅はすべて 0 になります。

また、ユーザーは、0 値の振幅をストリーミングし、位相 LSB ビット PHASE[0] = 1 を設定して、DDS をトリガーすることもできます。NCO_AR[n] が設定されている場合、位相アキュームレーターがリセットされます（信号振幅がゼロ以外になると蓄積が再開されます）。これは、一貫性のある初期位相を使用した周波数チャープを生成する便利な方法を提供します。

周波数/位相/振幅または位相/振幅ストリームモード（STREAM_MODE[n] = 2）では、周波数は FREQ レジスタによって決定されます。

周波数/位相/振幅または位相/振幅ストリームモード（STREAM_MODE[n] = 0 または 2）では、ゼロ値の振幅をストリーミングすると、DDS は FREQ[n] レジスタの新しい値を使用しはじめます。このトリガーは DDS によって内的にデコードされ、DSP Triggering で定義されたトリガーソースとは独立して動作します。

JESD204C リンクでビットエラーが発生する可能性があるため、これにより、sdata[0] ビットが破損し、周波数、位相、振幅が破損する可能性があります。ユーザーは sdata[0] を定期的に切り替えて、すべてのパラメータをストリーミングし、破損が生じた場合は定期的に上書きするようにします。常に周波数データや位相/振幅データを送信する場合は、STREAM_MODE レジスタを使用して、sdata[0] ビットを完全に無視するよう DDS に指示します。このオプションは 表 7-18 に一覧表示されています。

表 7-18 ストリーミング モードの説明
STREAM_MODEn 説明
0 FPA-ストリーム：sdata[0] ビットを使用して周波数/位相/振幅を動的にストリーミングします。
1 F-ストリーム：ストリーム周波数サンプルのみ。sdata[0] ビットは周波数値の LSB であり、32 ビットの周波数を使用できます。位相と振幅は、PHASE[n] および AMP[n] レジスタで設定されます。
2 PA-ストリーム：ストリーム位相/振幅サンプルのみ（sdata[0] は無視されます）。周波数は FREQ[n] レジスタによってセットされます。
表 7-19 周波数サンプルの形式（STREAM_MODE[n]=1）
sdata[31:0]

32 ビット周波数

（LSB の重量は 2-32 * FDAC）
表 7-20 位相+振幅サンプルの形式（STREAM_MODE[n]=2）
sdata[31:16] sdata[15:1] sdata[0]

16 ビット位相値

（LSB の重量は 2-16 * 2 π ラジアン）

15 ビットの振幅値（符号なし）

（LSB の重量は 2-15 * フルスケール）

 未使用