JAJSX70B July   2010  – September 2025 UCC28070-Q1

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 説明
  5. ピン構成および機能
  6. 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 代表的特性
  7. 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1  インターリーブ
      2. 6.3.2  PWM 周波数と最大デューティ サイクル クランプの設定
      3. 6.3.3  周波数ディザリング (振幅およびレート)
      4. 6.3.4  外部クロック同期
      5. 6.3.5  マルチフェーズ動作
      6. 6.3.6  VSENSE と VINAC 抵抗の構成
      7. 6.3.7  VSENSE および VINAC 開路保護
      8. 6.3.8  電流シンセサイザ
      9. 6.3.9  プログラム可能なピーク電流制限
      10. 6.3.10 リニア マルチプライヤおよび量子化電圧フィードフォワード
      11. 6.3.11 拡張過渡応答 (VA スルーレート補正)
      12. 6.3.12 バイアス電圧 (VCC および VREF)
      13. 6.3.13 PFC の有効化と無効化
      14. 6.3.14 アダプティブ ソフトスタート
      15. 6.3.15 PFC スタートアップ ホールドオフ
      16. 6.3.16 出力過電圧保護 (OVP)
      17. 6.3.17 ゼロ電力検出
      18. 6.3.18 サーマル シャットダウン
      19. 6.3.19 電流ループ補償
      20. 6.3.20 電圧ループ補償
    4. 6.4 デバイスの機能モード
  8. アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 設計要件
      2. 7.2.2 詳細な設計手順
        1. 7.2.2.1 出力電流の計算
        2. 7.2.2.2 ブリッジ整流器
        3. 7.2.2.3 PFC インダクタ (L1 および L2)
        4. 7.2.2.4 PFC MOSFET (M1 および M2)
        5. 7.2.2.5 PFC ダイオード
        6. 7.2.2.6 PFC 出力コンデンサ
        7. 7.2.2.7 電流ループ帰還構成 (電流トランスの巻線比 NCT と電流検出抵抗 RSの最適化)
        8. 7.2.2.8 電流センス オフセットと PWM ランプにより ノイズ耐性を向上
      3. 7.2.3 アプリケーション曲線
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
      2. 7.4.2 レイアウト例
  9. デバイスおよびドキュメントのサポート
    1. 8.1 ドキュメントのサポート
      1. 8.1.1 関連資料
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 商標
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

PFC インダクタ (L1 および L2)

PFC インダクタの値の選定は、通常、いくつかの異なる考慮事項に基づいて行われます。コスト、コアサイズ、EMI フィルタ、インダクタのリップル電流などが、影響を与える要因の一部です。このデータシートの以前のバージョンでは、インダクタの選定方法として、最小入力電圧時のインダクタのピーク ツー ピーク リップル電流 (ΔIL) が各相の AC ライン電流のピークと同じ振幅になるように設計していました。ライン電流は 2 相で等しく流れるため、ΔIL式 38で計算されるIin_pk の半分になります。この方法は、比較的低い最小入力電圧では良好に動作しますが、ピーク電圧がVOUTに近い最小入力では過度に低いインダクタンスが発生することがわかりました。

このデータシートでは、新しい昇圧インダクタンスの計算方法が示されており、設計の主な基準は入力電流の歪みを低く抑えることです。近年では、軽負荷かつ高入力電圧時における低歪みが、多くの用途で重要な設計要件となっています。CCM 昇圧 PFC では、入力 AC ライン周期の大部分でインダクタ電流が DCM で動作すると、入力電流の総高調波歪み (THDi) が大きく増加します。任意のライン電圧および負荷条件で低い THDi を維持するには、その動作点で昇圧インダクタが CCM で動作するように維持する必要があります。PFC コンバータは AC ラインに対して等価または模擬抵抗 Re を提示することを目的としているため、次の条件下ではインダクタ電流がライン周期全体で CCM で動作することが示されます [5]:

式 41. Re<2×LBTPWM,  where Re=Vrms2PIN  and TPWM=1fPWM 

項を整理して代入することにより、CCM を維持するために必要な最小昇圧インダクタンスは次の式で計算されます:

式 42. L1=L2=LBVrms_CCM(max)22×PO_CCM(min)/η×fPWM

ここで、

  • Vrms_CCM (max)は、CCM 動作が維持される rms 入力電圧の最大値です
  • PO_CCM (min)は、CCM を維持する必要があるインダクタあたりの最小出力電力レベルです
  • η は、PO_CCM (min)および Vrms_CCM (max) で期待される変換効率です

PFC では、式 42で計算された値よりも小さい昇圧インダクタンスが使用できますが、ライン サイクルの DCM の量が増加すると、THDi は増加します。

前のデータシートでのインダクタ選定と一致させると、100Vrms 入力、各相 150W、効率 95%、PWM スイッチング周波数 200kHz の CCM 動作では、LB は 158.333µH 以上である必要があることがわかります。
L1 = L2 = 160µH を選択します。

このインダクタンスが与えられると、低ラインのピーク時の ΔIL は次のように計算できます:

式 43. IL=VOUT-2×VAC_minLB×2×VAC_minVOUT×TPWM= 385 V-120 V160 μH×120 V385 V×5 μs=~2.57 A

その後、各昇圧インダクタのピーク電流はおよそ次のようになります:

式 44. IL_pk=Iin_pk2+IL2=5.1 A2+2.57 A2=~3.8 A

この適用例における基本的なインダクタ仕様は以下の通りです:

  • インダクタンス:160µH
  • ピーク電流:4A