JAJSX70B July   2010  – September 2025 UCC28070-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1  インターリーブ
      2. 6.3.2  PWM 周波数と最大デューティ サイクル クランプの設定
      3. 6.3.3  周波数ディザリング (振幅およびレート)
      4. 6.3.4  外部クロック同期
      5. 6.3.5  マルチフェーズ動作
      6. 6.3.6  VSENSE と VINAC 抵抗の構成
      7. 6.3.7  VSENSE および VINAC 開路保護
      8. 6.3.8  電流シンセサイザ
      9. 6.3.9  プログラム可能なピーク電流制限
      10. 6.3.10 リニア マルチプライヤおよび量子化電圧フィードフォワード
      11. 6.3.11 拡張過渡応答 (VA スルーレート補正)
      12. 6.3.12 バイアス電圧 (VCC および VREF)
      13. 6.3.13 PFC の有効化と無効化
      14. 6.3.14 アダプティブ ソフトスタート
      15. 6.3.15 PFC スタートアップ ホールドオフ
      16. 6.3.16 出力過電圧保護 (OVP)
      17. 6.3.17 ゼロ電力検出
      18. 6.3.18 サーマル シャットダウン
      19. 6.3.19 電流ループ補償
      20. 6.3.20 電圧ループ補償
    4. 6.4 デバイスの機能モード
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 設計要件
      2. 7.2.2 詳細な設計手順
        1. 7.2.2.1 出力電流の計算
        2. 7.2.2.2 ブリッジ整流器
        3. 7.2.2.3 PFC インダクタ (L1 および L2)
        4. 7.2.2.4 PFC MOSFET (M1 および M2)
        5. 7.2.2.5 PFC ダイオード
        6. 7.2.2.6 PFC 出力コンデンサ
        7. 7.2.2.7 電流ループ帰還構成 (電流トランスの巻線比 NCT と電流検出抵抗 RSの最適化)
        8. 7.2.2.8 電流センス オフセットと PWM ランプにより ノイズ耐性を向上
      3. 7.2.3 アプリケーション曲線
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
      2. 7.4.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 ドキュメントのサポート
      1. 8.1.1 関連資料
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 商標
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

6.3.3 周波数ディザリング (振幅およびレート)

周波数ディザリングとは、スイッチング周波数を変調させることで、ライン フィルタ単独では達成できない伝導性 EMI ノイズの低減を実現することを指します。UCC28070-Q1 は三角波変調方式を採用しており、スイッチング周波数範囲のすべての点で同じ時間を費やすことになります。最小周波数から最大周波数までの合計範囲は、ディザリング振幅として定義され、RRT で設定された公称スイッチング周波数 fPWMを中心にしています。例えば、公称 fPWM が 100kHz の場合に 20kHz のジッタ振幅を設定すると、周波数範囲は 100kHz ±10kHz となります。さらに、RDMXで設定されるプログラムされたデューティ サイクル クランプは、周波数ディザリングの範囲全体にわたって、プログラムされた値で一定に保たれます。

fPWM が一方の極端からもう一方の極端へ、そして再び戻る速度をジッタレートと定義します。例えば、ジッタ レートが 1kHz の場合、公称周波数は 1ms ごとに 110kHz から 90kHz へ、そして再び 110kHz へと線形に変調されます。ディザリングの振幅についての適切な初期設計目標は、fPWM の±10%です。ほとんどの昇圧部品は、fPWM での拡散に耐えられます。設計者はその後、この範囲内で反復的に調整を行い、EMI の低減、部品の許容差、ループの安定性との最適な妥協点を見つけることができます。

目的のディザリング振幅は、RDM ピンと GND の間の抵抗によって設定され、式 5で計算されます：

式 5. UCC28070-Q1

RRDM の値が決定したら、希望するジッタ レートは、CDR ピンと GND の間に接続するコンデンサによって設定できます。そのコンデンサの値は 式 6 で計算されます：

式 6. UCC28070-Q1

CDR ピンを 5V 超にするか、VREF (6V) に接続し、RDM ピンを直接 GND に接続することで、周波数ディザリングを完全に無効化できます。(実装されている場合、RDM 抵抗の比較的高いインピーダンスにより、ジッタリングを無効にした際に低インピーダンス経路でバイパスされていないと、システムのスイッチング ノイズが結合してコントローラのタイミング機能に干渉する可能性があります。)

fPWMと周波数ディザリングを同期するために外部周波数ソースを使用する場合、同期中に望ましくない性能を防ぐため、内部ディザリング回路がディスエーブルされているため、外部周波数ソースによってディザリング振幅とレート機能を提供する必要があります。(詳細については、外部クロック同期を参照してください。)