JAJSX70B July   2010  – September 2025 UCC28070-Q1

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 説明
  5. ピン構成および機能
  6. 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 代表的特性
  7. 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1  インターリーブ
      2. 6.3.2  PWM 周波数と最大デューティ サイクル クランプの設定
      3. 6.3.3  周波数ディザリング (振幅およびレート)
      4. 6.3.4  外部クロック同期
      5. 6.3.5  マルチフェーズ動作
      6. 6.3.6  VSENSE と VINAC 抵抗の構成
      7. 6.3.7  VSENSE および VINAC 開路保護
      8. 6.3.8  電流シンセサイザ
      9. 6.3.9  プログラム可能なピーク電流制限
      10. 6.3.10 リニア マルチプライヤおよび量子化電圧フィードフォワード
      11. 6.3.11 拡張過渡応答 (VA スルーレート補正)
      12. 6.3.12 バイアス電圧 (VCC および VREF)
      13. 6.3.13 PFC の有効化と無効化
      14. 6.3.14 アダプティブ ソフトスタート
      15. 6.3.15 PFC スタートアップ ホールドオフ
      16. 6.3.16 出力過電圧保護 (OVP)
      17. 6.3.17 ゼロ電力検出
      18. 6.3.18 サーマル シャットダウン
      19. 6.3.19 電流ループ補償
      20. 6.3.20 電圧ループ補償
    4. 6.4 デバイスの機能モード
  8. アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 設計要件
      2. 7.2.2 詳細な設計手順
        1. 7.2.2.1 出力電流の計算
        2. 7.2.2.2 ブリッジ整流器
        3. 7.2.2.3 PFC インダクタ (L1 および L2)
        4. 7.2.2.4 PFC MOSFET (M1 および M2)
        5. 7.2.2.5 PFC ダイオード
        6. 7.2.2.6 PFC 出力コンデンサ
        7. 7.2.2.7 電流ループ帰還構成 (電流トランスの巻線比 NCT と電流検出抵抗 RSの最適化)
        8. 7.2.2.8 電流センス オフセットと PWM ランプにより ノイズ耐性を向上
      3. 7.2.3 アプリケーション曲線
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
      2. 7.4.2 レイアウト例
  9. デバイスおよびドキュメントのサポート
    1. 8.1 ドキュメントのサポート
      1. 8.1.1 関連資料
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 商標
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

電流ループ補償

UCC28070-Q1 は、PFC 入力電流波形の整形を制御するために、2 つの同一かつ独立した相互コンダクタンス型電流誤差アンプ (各フェーズに 1 つ) を備えています。電流誤差アンプ (CA) は、ブースト PFC プリレギュレータに組み込まれた電流制御ループの中核を成し、ループ安定性のために一般的な原理 [78] を用いて補償されています。位相 A の CA の出力は CAOA、位相 B の場合は CAOB です。両者の設計上の考慮事項は同じであるため、まとめて CAOx (x は A または B) と呼ばれます。

昇圧 PFC プリレギュレータ内の電流制御ループは、昇圧電力プラント段、電流センシング回路、波形形状のリファレンス、PWM 段、補償部品を備えた CA で 構成されています。CA は、検出された昇圧インダクタの平均電流を乗算器ステージからの波形リファレンスと比較し、その差に比例した出力電流を生成します。

この CA 出力電流は補償ネットワークのインピーダンスを流れて出力電圧 VCAO を生成し、その後、周期電圧ランプと比較されて PFC を達成するために必要な PWM 信号を生成します。

UCC28070-Q1 電流誤差アンプ、タイプ II 補償付き図 6-5 電流誤差アンプ、タイプ II 補償付き

昇圧 LC 共振より高く、fPWM より低い周波数において、電流検出を含む昇圧段の小信号モデルは次のように簡略化できます:

式 23. UCC28070-Q1

ここで

  • L B = 中値昇圧インダクタンス
  • RS = CT 検出抵抗
  • NCT = CT 巻数比
  • VOUT = PFC コンバータの平均出力電圧
  • ∆VRMP = PWM 電圧ランプの 4Vpk-pk 振幅
  • kSYNC = 外部同期周波数によるランプ減衰係数: kSYNC = (15000 / RRT(kΩ)) / fSYNC、ここで RRT(kΩ) は式 8から得られます。外部同期を使用しない場合、k SYNC = 1 になります。
  • s = ラプラス複素変数

CAOx に RZC-CZC ネットワークを導入することで、インダクタ電流信号の低周波成分に対して高ゲインを得る一方、ゼロ周波数から fPWM までの範囲では平坦なゲインを低く抑え、信号の高周波スイッチングリップル成分を減衰させます (つまり平均化します)。

CAOx 出力のスイッチング リップル電圧は、無視できるリップルと見なすため、ΔVRMP 振幅の 1/10 未満に減衰させる必要があります。

したがって、fPWM での CAOx ゲインは次の式で表されます:

式 24. UCC28070-Q1

ここで

  • ΔILB は、昇圧インダクタにおける最大ピーク ツー ピーク リップル電流です
  • gmc = CA の相互コンダクタンス、100µS
式 25. RZC 4V × NCT × kSYNC10 × 100μS × ILB × RS

電流ループのクロスオーバー周波数は、開ループ ゲインを 1 に等しくして fCXO を解くことで求められます:

式 26. UCC28070-Q1

CZC は、fZC = fCXO = 1 / (2π × RZC × CZC) と置き、CZC を解くことで決定されます。fZC = fCXO のとき、fCXO で位相マージンは 45° です。位相マージンを大きくしたい場合は、fZC を fCXO より低く設定する (CZC を大きくする) とよいです。

追加の高周波極は、一般に fPWM または fPWM/2 に設けられ、fPWM 以上のリップルやノイズをさらに減衰させます。これは、RZC‑CZC ネットワークに並列して、より小さい値のコンデンサ CPC を追加することで行われます。

式 27. CPC=12π×fPWM2×RZC

上記の手順は、固定値のインダクタに有効です。

注:

もし「スイング チョーク」型昇圧インダクタ (電流が増えるとインダクタンスが徐々に減少する) を使用する場合、fCXO はインダクタンスに反比例して変化するため、CZC は最大インダクタンス時に決定する必要があります。