JAJSX82A September 2025 – May 2026 ISOTMP35R
PRODUCTION DATA
図 8-3 に示したフィルタリング構成は、システムのノイズ条件と配線要件に基づいて調整できるスケーラブルなアプローチです。最小構成でも、VOUT ピンにコンデンサ (CLOAD) を配置して、ローカル高周波フィルタリングを実現できます。このコンデンサは出力段を直接負荷とするため、セクション 7.3.2.2 に示す容量性負荷ドライブ能力に応じて、コンデンサの値を選択する必要があります。直列絶縁抵抗を使用しないアプリケーションでは、VOUT で観測される総実効容量が 2.2nF を超えないようにする必要があります。
ダウンストリーム フィルタリング、長いパターン長、不明な容量性負荷のあるアプリケーションでは、図 8-3 に示す直列絶縁抵抗 (RISO) が推奨されます。RISO が 300Ω 以上の場合、出力は容量性負荷範囲全体にわたって 45° 以上の位相マージンを維持するため、ダウンストリーム フィルタリングでより高い柔軟性が得られます。
高周波ノイズを減衰させ、センサ出力を ADC サンプリング過渡から分離するため、RFLT_2 と CFLT_2 で構成される RC フィルタを ADC 入力の近くに配置することを推奨します。この段は、ほとんどのアプリケーションの 1 次側シグナル コンディショニング フィルタとして機能します。
CFLT_1 や RFLT_1 などの追加のフィルタ段を使用すると、配線距離が長いシステムや電磁干渉が大きいシステムのノイズをさらに減衰させることが可能です。これらの段は、システムレベルの評価に基づき、必要な場合にのみ適用されます。オプションのフェライト ビーズを信号路または電源経路に挿入して、高周波干渉を抑制することができます。RFLT_3 は、オプションのフェライト ビーズを実装したときにのみ必要です。この場合、フェライト ビーズとダウンストリーム容量の間をダンピングし、共振を抑制して安定したフィルタ動作を維持します。
電源経路では、ローカル バイパス コンデンサ (CBYPASS) を常に VDD ピンの近くに配置する必要があります。フェライト ビーズとコンデンサ (CFLT_3) を使用した追加のフィルタリングにより、電源ラインの伝導ノイズを低減することもできます。VOUT に直接接続された容量のみが、出力段で観測される実効負荷に寄与します。RISO の下流に配置された容量は、出力の安定性に影響しません。
図 8-3 で使用する部品の値は推奨される初期設定値ですが、最終的な値はノイズ スペクトル、ADC の特性、PCB レイアウトなどのシステムレベルの条件によって異なり、システム設計時に検証する必要があります。