6 理論上の例：デシメーションによる周波数計画

インターリーブ ADC は、FS で一般的な RF 入力信号をサンプリングすることを検討します。インターリーブ プロセスでは、FS/2-Fin にスプリアスが発生し、意図した信号に干渉する可能性があります。図 4 に示すように、2 単位のデシメーション フィルタを適用すると、このスプリアスをデシメーション フィルタの除去制限内のレベルまで減衰させることができます。さらに、デシメーション プロセスによって ADC 出力データ レートが低減され、コスト効率の優れた FPGA インターフェイスを実現できるほか、ダウンストリーム処理を簡素化できます。さらに、広帯域ノイズの低減により、SNR の N (つまりノイズ)を半分にカットした一方で、S (つまり信号) は同じままであるため、3dB のプロセスゲインが発生します。