3 周波数計画をお勧めする理由

ADC を使用してシステムを設計する場合、適切な周波数計画は重要な手順です。周波数プランニングにより、ADC ダイナミック レンジの効率的な活用が確実になり、不要なスプリアス信号を最小化できます。SDR システムや高密度 RF シグナル チェーンなどの高性能アプリケーションにとって、これらのスプリアス信号は不可欠です。

周波数計画の重要な要素の 1 つは、ADC ダイナミック レンジを最適化することです。アナログ ドメイン内の追加信号は、ADC が使用できる入力信号電力バジェットの一部を消費するため、合計ダイナミック レンジ能力を削減できます。適切な周波数計画により、ADC は使用可能なダイナミック レンジを最大化するために入力周波数を戦略的に配置して、機能を完全に実行できるようになります。このアプローチには、サンプリングされた帯域内で望ましくないスプリアスと高調波がどこに現れるかを考慮し、関心のある信号とスプリアス成分の間が重複しないようにします。

もう 1 つの重要な要因は、高調波やインターリーブ信号など、ADC によって生成される固有のスプリアス信号の管理です。特に、データのサンプリング後にデジタル フィルタリングを使用しないシステムでは、これらのスプリアス寄与が意図した帯域外にとどまる場合に、周波数計画を成功させることができます。周波数計画は、チャネル分離を欠いているクロッキング デバイスなど、クロック関連のスプリアスの影響を最小限に抑えるのにも役立ちます。これは、高密度クロック分配ソリューションを使用する大規模な要素システムで特に問題となります。

インターリーブ ADC を搭載したシステムでは、インターリーブ スプリアス管理も考慮事項です。この場合、複数の ADC コアが共通の入力信号を直交的にサンプリングし、サンプリング レートとナイキスト領域を実質的に 2 倍にします。ただし、このインターリーブにより、FS/2-Fin でスプリア ストーンが発生します。さらに、より高いインターリーブ係数を使用するシステムでは、この同じ FS/2-Fin スプリアスが「新しい」 FS/2-Fin によって再び変調されます。これにより、新しい Fin はインターリーブ FS/2-Fin スプリアスで構成され、導入されるスプリアス数は単一インターリーブ係数よりもはるかに高くなります。周波数プランニングを採用すると、アナログ フィルタや (できれば) デジタル デシメーション フィルタを活用し、複雑なアナログ シグナル チェーンを設計しなくても、スプリアスを大幅に減衰させることができます。このアプローチでは、選択された領域における瞬間的な帯域幅が減少すると同時に、ダイナミック レンジが向上し、信号性能がよりクリーンなものになります。