JAJT483 July 2025 TPS7H6003-SP
フルブリッジ コンバータ
フルブリッジ コンバータは、絶縁型電力変換向けの効率的なソリューションを実現します (図 1)。このトポロジ内では、制御方法の選択がコンバータ全体の性能に影響を及ぼします。ほとんどのエンジニアは、ハードスイッチ フル ブリッジ (HSFB) または位相シフト フル ブリッジ (PSFB) のみを検討します。このパワー ヒントでは、パルス幅変調 (PWM) 制御フル ブリッジの簡単な変更方法を示します。この方法では、ゼロ電圧スイッチング (ZVS) を実現し、トランス巻線での共振リンギングを除去することで効率を向上させることができます。
図 1 同期 HSFB コンバータの電力段の例。出典：テキサス・インスツルメンツHSFB
HSFB コンバータは、図 1 に示すように、180 度の位相差がある 2 つの出力信号 (OUTA と OUTB) を使って、1 次側ブリッジの対角線上の FET 1 対を制御します。コントローラにより、1 次側 FET は以下の 3 つの状態を取ることができます。OUTA High と OUTB Low、OUTB High と OUTA Low、OUTA Low と OUTB Low の 3 つです。レギュレーションを維持するために、コントローラは各状態に費やされる時間の比率を変調します。
図 2 に、OUTA 信号と OUTB 信号、1 次側ブリッジの各側のスイッチノード電圧、1 次側巻線電流を示します (下から上)。OUTA と OUTB の両方が Low のとき、デッドタイム中にスイッチ ノードは入力電圧の半分に戻ります。
図 2 1 次側の反対側の FET (1µs/div) を駆動する通常構成。出典：テキサス・インスツルメンツデッド タイム中に 1 次側 FET がオンになっていない場合、2 次側電流は同期整流器経由でフリーホイールを継続します。このとき、1 次側に蓄積されたリーケージ エネルギーが 1 次側 FET の出力容量と共振し、OUTA または OUTB が Low になると大きなリーケージ スパイクが発生します。この共振は、1 次側にある 4 個の FET すべてに影響を及ぼします。図 3 に、リーケージ スパイクがどの程度大きくなる可能性があるかを示します。実際には、リーケージ スパイクが大きいために、より高電圧の部品を使用する必要が生じる可能性があります。
図 3 通常構成の 1 次側スイッチング ノード (400ns/div)。出典：テキサス・インスツルメンツ相補ロジックを使用する代替アプローチ
代替アプローチとして、ブリッジの各ハーフの相補ロジックを使用して 1 次側 FET を制御する方法があります。この方法では、PWM High でハイサイド FET がオンに、PWM Low でローサイド FET がオンになります。図 4 に、このアプローチを使用した図を示します。
図 4 同期 ZVS フルブリッジ コンバータの電力段の例。出典：テキサス・インスツルメンツ図 5 に、このアプローチの PWM、スイッチノード電圧、1 次側電流を示します。1 次側ブリッジのそれぞれの側に相補信号が印加されるため、デッド タイム中に両方のローサイド FET がオンになります。これにより、従来のアプローチでデッド タイムに使用されていた期間において、1 次側電流は 2 つのローサイド FET を経由してフリーホイールを継続できます。
図 5 1 次側の FET (1µs/div) を駆動する相補型 PWM。出典：テキサス・インスツルメンツ1 次側のフリーホイール電流には多くの利点があります。まず、1 次側 FET が ZVS を実現します。図 6 に、ZVS イベント中のフル ブリッジ片側の 1 次側スイッチ ノードと PWM ロジックを示します。ZVS を示すゲート駆動信号が導入される前に、ドレイン - ソース間の電圧がゼロまで低下します。
図 6 相補型 PWM 構成の 1 次側スイッチング ノード (400ns/div)。出典：テキサス・インスツルメンツもう 1 つの利点は、コンバータ全体のノイズが少ないことです。図 3 の 1 次側スイッチ ノード波形から 図 6 に移行するとき、大きなリーケージ スパイクと共振リンギングは除去されます。また、2 次側整流器は、ZVS を実現するために 1 次側を変更した後、ノイズを低減しています。
図 7 では、両方の設計オプションについて、2 次側整流器のドレイン - ソース間電圧を比較しています。HSFB の変動では、リンギングが著しく増加しているため、ストレスを緩和するためにスナバが必要になります。ただしシステム全体の効率は低下します。1 次側で ZVS に変更すると、2 次側 FET のリンギングが減少します。リーケージ スパイクが存在する可能性がありますが、この場合はスナバよりダイオードのクランプ回路の方が適しています。
図 7 通常構成 (400ns/div) (左)、相補型 PWM 信号使用 (1.00µs/div) (右)。出典：テキサス・インスツルメンツ修正型 HSFB リファレンス デザイン
ZVS を単独で導入することで、さまざまな負荷条件にわたって効率を向上させることができます。図 8 は、修正型 HSFB リファレンス デザインである「100kRad アプリケーション向け 100W、5V 出力、ハードスイッチ フルブリッジ コンバータのリファレンス デザイン」(1 次側で ZVS ロジックを使用) と、HSFB の初期データを比較したものです。1 次側 FET へのロジックのみ変更されています。1 次側 FET ドライバに対する最適化と 2 次側保護回路の改良により、このアプローチの利点はさらに強化されています。
図 8 通常型 (テキサス・インスツルメンツ HSFB リファレンス デザイン リビジョンB) と PWM (修正型ボード) 構成の合計電力損失と出力電力との関係。出典：テキサス・インスツルメンツ相補ロジックを使用する
フルブリッジ コンバータで相補型ロジックを使用すると、1 次側 FET で ZVS を実現できます。このアプローチにはシステム効率向上の面で多くの利点があります。また、このアプローチは実装が容易です。
テスト ケースで必要なのは、標準的な同期フルブリッジ コンバータで、相補信号を生成するためにロジックを調整することのみです。この調整は論理 NOR ゲートを使用して行うことができます。また、HSFB リファレンス デザインで使用されている一部のドライバ (テキサス・インスツルメンツの TPS7H6003-SP ゲート ドライバなど) には、単一の入力信号が High のときにハイサイド FET を駆動し、信号が Low のときにローサイド FET を駆動する PWM モードがあります。ご覧のように、制御ロジックをわずかに変更することで、システム性能に大きな利益がもたらされます。