JAJT486 July   2025

 

  1.   1
  2.   2
    1.     3
    2.     はじめに
    3.     従来型のアクティブ クランプ
    4.     アクティブ クランプ損失の評価
    5.     アクティブ クランプの提案
    6.     アクティブ クランプ性能の提案
    7.     熱問題が発生しない 500kHz アクティブ クランプ
    8.     関連コンテンツ
    9.     参考資料
  3.   商標
    1.     13

はじめに

車載電気システムにおいて、高電圧から低電圧への DC/DC コンバータは反転可能な電子デバイスであり、高電圧 (400V または 800V) 車載バッテリの DC をそれより低い DC 電圧 (12V) に変化させます。これらのコンバータは、単方向または双方向にすることができます。一般的な電力レベルは 1kW ~ 3kW で、システムには、コンバータの高電圧パワー ネット (1 次側) に対する定格が 650V ~ 1,200V で、12V のパワー ネット (2 次側) に対して定格が 60V 以上である部品が必要です。

電力密度の向上とパワー トレインの小型化に対するニーズにより、磁気部品のサイズを縮小するために電源部品のスイッチング周波数が数百キロヘルツに引き上げられました。高電圧から低電圧への DC/DC コンバータの小型化により、スイッチング周波数が低い場合に、電磁適合性 (EMC)、放熱、金属酸化膜半導体電界効果トランジスタ (MOSFET) 向けのアクティブ クランプなど、それほど重要ではない問題が多発します。この Power Tip では、高いスイッチング周波数での同期整流 MOSFET 向けクランプ回路の設計について説明します。

従来型のアクティブ クランプ

図 1 に示す位相シフト フル ブリッジ (PSFB) は、コンバータ効率を上げるためにスイッチでソフト スイッチングを実現できるため、高電圧から低電圧への DC/DC 用途で人気の高いトポロジです。しかし、同期整流器の寄生容量がトランスのリーケージ インダクタンスで共振するため、同期整流器では高電圧ストレスの発生が予想されます。整流器の電圧ストレスは、式 1 と同じ高さになる可能性があります。

式 1. V d s _ max = 2 V I N x ( N s / N p )

Np と Ns はそれぞれトランスの 1 次巻線と 2 次巻線です。

設計者は多くの場合、高電圧から低電圧への DC/DC コンバータの電力レベルと、抵抗容量結合形ダイオード スナバの電力損失 [1] を考慮して、同期整流 MOSFET にアクティブ クランプ回路を使用します。代表的な回路を 図 1 に示します。

 PSFB 同期整流 MOSFET の従来型のアクティブ クランプ回路出典:テキサス・インスツルメンツ図 1 PSFB 同期整流 MOSFET の従来型のアクティブ クランプ回路出典:テキサス・インスツルメンツ

この回路図には、アクティブ クランプ回路の主要な部品である P チャネル金属酸化膜半導体 (PMOS) Q9 とスナバ コンデンサが示されています。スナバ コンデンサの 1 つの端子を出力チョークに接続し、PMOS のソースを接地しますします。PSFB の従来型アクティブ クランプ回路では、同期整流 MOSFET Q5 と Q7 の方式が同じであるため、Q6 と Q8 も同じです。同期整流 MOSFET がシャット ダウンするたびに、PMOS は適切な遅延時間でオンになります。

図 2 に PSFB とアクティブ クランプの制御方式を示します。PMOS のスイッチング周波数が fsw の 2 倍になることは容易に理解できます。

 アクティブ クランプ PMOS Q9 の制御方式 (PMOS のスイッチング周波数が fsw の 2 倍)出典:テキサス・インスツルメンツ図 2 アクティブ クランプ PMOS Q9 の制御方式 (PMOS のスイッチング周波数が fsw の 2 倍)出典:テキサス・インスツルメンツ

アクティブ クランプ損失の評価

式 2、式 3、式 4、式 5、式 6を使用して、アクティブ クランプ PMOS の損失を評価できます。Pon_state 以外のすべての損失は fsw に比例します。PMOS のスイッチング周波数が 2 倍になると損失は 2 倍になります。そのため、PMOS の熱関連問題を解決しなければならなくなります。また、小型化のニーズを満たすために fsw を高くすると、実際の熱問題がさらに悪化することが判明しています。

式 2. P on_state = I r m s 2 × R d s o n
式 3. P turn_on = 0.5 × V d s × I o n × t o n × f s w
式 4. P turn_off = 0.5 × V d s × I o f f × t o f f × f s w
式 5. P drive  = V d r v × Q g × f s w
式 6. P diode  = I snubber  × V s d × t d × f s w

アクティブ クランプの提案

この問題を解決するにはどうすればよいのでしょうか。性能指数 (FOM) に優れた PMOS を選択すべきか、それとも導電率係数が高い熱グリースを選択すべきでしょうか?どちらでも構わないのですが、アクティブ クランプによる熱問題は依然として1つの部分に集中して発生します。このことがこの問題の解決を困難にしているのです。熱を複数の部分に分散させることはできないのでしょうか?実行可能な方法は、図 3 に示すように、2 つのアクティブ クランプ回路を使用し、スナバ コンデンサの端子を 2 次側レッグのスイッチング ノードに接続することです。Q11 をオンにできるのは Q5 と Q7 がオフになった後のみで、Q10 をオンにできるのは Q6 と Q8 がオフになった後のみです。PSFB と提案するアクティブクランプの制御方式を 図 4 に示します。

 PSFB 同期整流 MOSFET 用アクティブ クランプ回路の提案出典:テキサス・インスツルメンツ図 3 PSFB 同期整流 MOSFET 用アクティブ クランプ回路の提案出典:テキサス・インスツルメンツ
 PSFB と提案するアクティブクランプの制御方式出典:テキサス・インスツルメンツ図 4 PSFB と提案するアクティブクランプの制御方式出典:テキサス・インスツルメンツ

Q5 と Q7 がオフになっても Q6 と Q8 は引き続きオンのままです。そのため、図 3 で緑色の矢印で示されているように、Q5 と Q7 のクランプ ループを見つけることができます。Q10 と Q11 のスイッチング周波数はどちらも fsw であり、fsw の 2 倍ではありません。

式 2、式 3、式 4、式 5、式 6によれば、各 PMOS の Pon_state は元の 4 分の 1 になり、Pturn_on、Pturn_off、Pdrive、Pdiode は元の半分になります。提案している方法ではクランプ回路の損失を 2 つの部に分散させるので、熱問題への対応が明らかに容易なります。

ここでクランプ ループに話を戻します。Q5 のループは Q7 よりも大きく、Q6 と Q8 と同様です。Q5 と Q6 の最小クランプ ループを得るには、同期整流器のレイアウトに注意する必要があります。

アクティブ クランプ性能の提案

図 5図 6 に、テキサス インスツルメンツの「GaN HEMT を搭載した高電圧から低電圧への DC/DC コンバータのリファレンス設計」から関連するテストを示します。この設計では、200kHz のスイッチング周波数で動作するアクティブクランプ回路案を採用しています。図 5 に整流器の電圧ストレスを示します。

 整流器の電圧ストレス (CH1 は整流器の V gs、CH2 は整流器の Vds、CH3 は 1 次側トランス巻線の電圧、CH4 は 1 次側トランス巻線の電流)出典:テキサス・インスツルメンツ図 5 整流器の電圧ストレス (CH1 は整流器の V gs、CH2 は整流器の Vds、CH3 は 1 次側トランス巻線の電圧、CH4 は 1 次側トランス巻線の電流)出典:テキサス・インスツルメンツ

CH1 は整流器の V gs、CH2 は整流器の Vds、CH3 は 1 次側トランス巻線の電圧、CH4 は 1 次側トランス巻線の電流です。整流器の最大電圧ストレスは、400VIN、13.5VOUT、250A IOUTで 45V未満です。図 6 に示すように、アクティブ クランプ回路の最高温度は 400VIN、13.5VOUT、180A IOUT [2]で 46.6°C です。そのため、この制御方式案は、クランプ MOSFET に対して非常に優れた放熱性能を達成します。

 アクティブ クランプ回路の放熱性能 (アクティブ クランプの最大温度は 400VIN、13.5VOUT、180A IOUTで 46.6°C)出典:テキサス・インスツルメンツ図 6 アクティブ クランプ回路の放熱性能 (アクティブ クランプの最大温度は 400VIN、13.5VOUT、180A IOUTで 46.6°C)出典:テキサス・インスツルメンツ

熱問題が発生しない 500kHz アクティブ クランプ

スイッチング周波数を 200kHz から 500kHz に上げると、トランスの体積が約 45% 縮小し [2]、高電圧から低電圧への DC/DC コンバータの電力密度の向上に役立ちます。この方法案では BOM コストが多少増加しますが、設計者は熱問題がなく 500kHz のスイッチング周波数でアクティブ クランプを動作させることができ、これが性能の向上につながります。PMOS のパルス ドレイン電流が NMOS よりもはるかに小さいことを考慮すると、設計者は、必要に応じて、絶縁ドライバとバイアス電源を搭載したアクティブ クランプで NMOS を使用することもできます。

参考資料

  1. Betten, John. 2016.『Power Tips:7 つの R-C スナバ計算ステップ』TI E2E™ 設計サポート フォーラム技術記事 (2016 年 5 月)
  2. GaN HEMT を搭載した高電圧から低電圧への DC/DC コンバータのリファレンス設計」2024.テキサス・インスツルメンツのリファレンス設計テスト レポート (No. PMP41078、文献番号TIDT403A)2024 年 12 月 16 日アクセス。

この記事は、以前 EDN.com で公開された記事です。