JAJU484A January   2018  – May 2025 ISOM8610

 

  1.   1
  2.   説明
  3.   リソース
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1システムの説明
    1. 1.1 主なシステム仕様
  8. 2システム概要
    1. 2.1 ブロック図
    2. 2.2 主な使用製品
      1. 2.2.1 ISO121x
      2. 2.2.2 SN74LV165A
      3. 2.2.3 SN74LVC1GU04
      4. 2.2.4 TVS3300
      5. 2.2.5 ISOM8600
    3. 2.3 システム設計理論
      1. 2.3.1 デジタル入力段
      2. 2.3.2 ワイヤ破損検出
        1. 2.3.2.1 ケース 1：ワイヤの損傷がなく、入力状態「1」
        2. 2.3.2.2 ケース 2：ワイヤの損傷がなく、入力状態「0」
        3. 2.3.2.3 ケース 3：破損したワイヤ
      3. 2.3.3 デジタル出力の読み出し
  9. 3ハードウェア、ソフトウェア、テスト要件、テスト結果
    1. 3.1 必要なハードウェアとソフトウェア
      1. 3.1.1 ハードウェア
      2. 3.1.2 ソフトウェア
    2. 3.2 テストと結果
      1. 3.2.1 テスト設定
      2. 3.2.2 テスト結果
        1. 3.2.2.1 グループチャネル 構成
        2. 3.2.2.2 シングルチャネル構成
      3. 3.2.3 まとめ
  10. 4デザイン ファイル
    1. 4.1 回路図
    2. 4.2 部品表 (BOM)
    3. 4.3 PCB レイアウトに関する推奨事項
      1. 4.3.1 レイアウト プリント
    4. 4.4 Altium プロジェクト
    5. 4.5 ガーバー ファイル
    6. 4.6 アセンブリの図面
  11. 5ソフトウェア ファイル
  12. 6関連資料
    1. 6.1 商標
  13. 7著者について
    1. 7.1 謝辞
  14. 8改訂履歴

2.3.3 デジタル出力の読み出し

16 個のデジタル出力信号を読み取るには、次の 2 つのオプションがあります。

  1. コネクタ J5 (チャネル 1 ～ 8) および J8 (チャネル 9 ～ 16) の出力信号のパラレル読み出し
  2. パラレル入力シリアル出力レジスタ U1 および U2 からの出力信号のシリアル読み出し
TIDA-01509 出力信号のパラレル/シリアル読み出しオプションの回路図図 2-11 出力信号のパラレル/シリアル読み出しオプションの回路図

シリアル読み出しの場合、グループごとに 8 つの出力信号はすべて、パラレル入力シリアル出力レジスタ SN74LV165A に接続されています。レジスタ U1 の出力 QH は、レジスタ U2 の入力ピン SER に接続されています。レジスタを読み出すには、LaunchPad の SPI が使用されます。そのために、 LaunchPad の SPI は次のように SN74LV165A レジスタに接続されます。

注:

LaunchPad の SPI_nCS 信号は、関数 Y = Aの論理ゲート SN74LVC1GU04 を使用して反転します。

→ SN74LV165A の SH/LDピンで、SPI_nCS ロジック「0」/ Low = ロジック「1」/ High

表 2-2 SPI と U1、U2 の間の電気的接続
LAUNCHPAD U1 (チャネル 1 ～ 8) U2 (チャネル 9 ～ 16)
SPI_MOSI 未使用 未使用
SPI_MISO 未接続 QH
SPI_nCS SH/LD SH/LD
SPI_CLK CLK CLK
QH SER

16 個の出力状態の読み出しは次のように動作します。

  1. SPI_NCS は High → 両方の SN74LV165A が連続的に負荷入力状態
  2. SPI_NCS が Low にプルされる → 両方の SN74LV165A は、それぞれ 8 つの入力の電流ステータスを格納します
  3. SPI_CLK には 16 回クロックが供給されます → レジスタ U2 の出力 QH は、最初に U2 の入力 H-A (チャネル 9 ～ 16) の出力状態を出力し、次に U1 の出力状態 H–A (チャネル 1 ～ 8) を出力します。