JAJU960A November   2024  – May 2025

 

  1.   1
  2.   概要
  3.   設計を開始
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1評価基板の概要
    1. 1.1 はじめに
    2. 1.2 キットの内容
    3. 1.3 仕様
    4. 1.4 製品情報
  8. 2ハードウェア
    1. 2.1 構成
      1. 2.1.1 評価設定の要件
      2. 2.1.2 接続図
    2. 2.2 ジャンパ情報
    3. 2.3 電源要件
    4. 2.4 基準クロック
    5. 2.5 出力接続
    6. 2.6 テスト ポイント
  9. 3ソフトウェア
    1. 3.1 ソフトウェアの説明
    2. 3.2 ソフトウェアのインストール
    3. 3.3 USB2ANY インターフェイス
  10. 4実装結果
    1. 4.1 評価設定
    2. 4.2 性能データおよび結果
      1. 4.2.1 RF 出力
      2. 4.2.2 VCO 較正
        1. 4.2.2.1 アシストなし動作
        2. 4.2.2.2 フルアシスト動作
      3. 4.2.3 SYSREF
        1. 4.2.3.1 SYSREF クロック生成
        2. 4.2.3.2 SYSREF パルスの生成
        3. 4.2.3.3 SYSREF リピータ モード
      4. 4.2.4 位相調整
      5. 4.2.5 位相同期
        1. 4.2.5.1 カテゴリ 1b SYNC およびカテゴリ 2 SYNC
        2. 4.2.5.2 カテゴリ 3 SYNC
      6. 4.2.6 ピン モード
  11. 5ハードウェア設計ファイル
    1. 5.1 回路図
    2. 5.2 PCB のレイアウト
    3. 5.3 部品表 (BOM)
  12. 6追加情報
    1. 6.1 デバッグ情報
    2. 6.2 商標
  13. 7改訂履歴

4.2.3.2 SYSREF パルスの生成

SYSREF パルスを生成するには、SYSREF_PULSE を Pulsed mode (パルス モード) に変更し、SYSREF_PULSE_CNT レジスタ フィールドに目的のパルス数を設定します。「Toggle SysRefReq pin (SysRefReq ピンを切り替え)」ボタンを 1 回クリックすると、パルス生成がトリガされます。SYSREF 遅延制御は、パルス生成モードでサポートされます。遅延を変更するには、JESD_DACx レジスタを使用します。

LMX2624SPEVM LMX2695SEPEVM LMX2824EPEVM SYSREF パルス モードの構成図 4-26 SYSREF パルス モードの構成
LMX2624SPEVM LMX2695SEPEVM LMX2824EPEVM SYSREF パルスの生成図 4-27 SYSREF パルスの生成