JAJU969 December   2024 AM62D-Q1

 

  1.   1
  2.   概要
  3.   設計を開始
  4.   特長
  5.   5
  6. 1評価基板の概要
    1. 1.1 はじめに
    2. 1.2 キットの内容
    3. 1.3 仕様
    4. 1.4 製品情報
    5. 1.5 EVM のリビジョンおよびアセンブリ バリエーション
  7. 2ハードウェア
    1. 2.1  補足画像
    2. 2.2  主な特長
      1. 2.2.1 プロセッサ
      2. 2.2.2 電源
      3. 2.2.3 メモリ
      4. 2.2.4 JTAG / エミュレータ
      5. 2.2.5 サポートされるインターフェイスおよびペリフェラル
      6. 2.2.6 アプリケーション固有のアドオン基板をサポートするための拡張コネクタ / ヘッダー
    3. 2.3  電源要件
    4. 2.4  設定および構成
      1. 2.4.1 EVM DIP スイッチ
      2. 2.4.2 ブート モード
      3. 2.4.3 ユーザー テスト LED
    5. 2.5  電源オン / オフの手順
      1. 2.5.1 電源オンの手順
      2. 2.5.2 電源オフの手順
      3. 2.5.3 電力テスト ポイント
    6. 2.6  インターフェイス
      1. 2.6.1  AM62D オーディオ EVM のインターフェイス マッピング
      2. 2.6.2  オーディオ インターフェイス
        1. 2.6.2.1 オーディオ ステレオ ライン出力
        2. 2.6.2.2 オーディオ マイク / ライン入力
      3. 2.6.3  JTAG インターフェイス
      4. 2.6.4  UART インターフェイス
      5. 2.6.5  USB インターフェイス
        1. 2.6.5.1 USB2.0 Type-A インターフェイス
        2. 2.6.5.2 USB 2.0 Type-C インターフェイス
      6. 2.6.6  MCAN インターフェイス
      7. 2.6.7  メモリ インターフェイス
        1. 2.6.7.1 LPDDR4 インターフェイス
        2. 2.6.7.2 オクタル シリアル ペリフェラル インターフェイス (OSPI)
        3. 2.6.7.3 MMC インターフェイス
          1. 2.6.7.3.1 MMC0 - eMMC インターフェイス
          2. 2.6.7.3.2 MMC1 - microSD インターフェイス
        4. 2.6.7.4 基板 ID EEPROM
      8. 2.6.8  イーサネット インターフェイス
      9. 2.6.9  CPSW イーサネット 1 および CPSW イーサネット 2
      10. 2.6.10 GPIO ポート エクスパンダ
      11. 2.6.11 GPIO へのマッピング
    7. 2.7  電源
      1. 2.7.1 電源入力
      2. 2.7.2 電源
      3. 2.7.3 電源シーケンス
      4. 2.7.4 AM62D SOC 電源
      5. 2.7.5 電流監視
    8. 2.8  クロック供給
      1. 2.8.1 ペリフェラル リファレンス クロック
    9. 2.9  リセット
    10. 2.10 CPLD へのマッピング
    11. 2.11 オーディオ拡張コネクタ (ヘッダー)
      1. 2.11.1 オーディオ拡張コネクタ 1
      2. 2.11.2 オーディオ拡張コネクタ 2
    12. 2.12 割り込み
    13. 2.13 I2C アドレス マッピング
  8. 3ハードウェア設計ファイル
  9. 4準拠に関する情報
    1. 4.1 準拠および認証
  10. 5追加情報
    1. 5.1 ハードウェアまたはソフトウェアに関する既知の問題
    2. 5.2 商標

2.6.9 CPSW イーサネット 1 および CPSW イーサネット 2

AM62D SoC の CPSW_RGMII1 ポートと CPSW_RGMII2 ポートは、拡張コネクタ (メーカー型番 DF40C-50DP-0.4V) で終端されています。これにより、産業用グレードのイーサネット ドーター カードまたは車載用グレードのイーサネット ドーター カードを簡単にプラグインすることができます。各詳細は、それぞれのカードの設計資料に記載されています。

表 2-13 に、イーサネット拡張コネクタのピン配置を示します。

表 2-13 CPSW イーサネット 1 および CPSW イーサネット 2 の拡張コネクタのピン配置
ピン番号 信号 I/O 方向 ピン番号 信号 I/O 方向
1 DGND 電源 25 CPSW_RGMII_RD1 出力
2 EXT_VMON 電源 26 RGMII_INH 出力
3 CPSW_RGMII_TXC 入力 27 CPSW_RGMII_RD2 出力
4 VDD_2V5 電源 28 CPSW_RGMII_ETH_CLK 入力
5 DGND 電源 29 CPSW_RGMII_RD3 出力
6 VDD_2V5 電源 30 CPLD_CPSW_RGMII_CRS 出力
7 CPSW_RGMII_TD0 入力 31 DGND 電源
8 DGND 電源 32 DGND 電源
9 CPSW_RGMII_TD1 入力 33 DGND 電源
10 CPSW_RGMII_INTn 出力 34 DGND 電源
11 CPSW_RGMII_TD2 入力 35 CPSW_RGMII_TX_EN 入力
12 RGMII_RSTn 入力 36 CPSW_RGMII_BRD_CONN_DET 出力
13 CPSW_RGMII_TD3 入力 37 I2C_ADDR0_A2 入力
14 CPLD_CPSW_RGMII_COL 出力 38 SYNC1_OUT_ETH1 電源
15 DGND 電源 39 RGMII_RX_ER 出力
16 DGND 電源 40 SoC_I2C0_SCL 入力
17 DGND 電源 41 DGND 電源
18 DGND 電源 42 SoC_I2C0_SDA BIDIRECTIONAL
19 CPSW_RGMII_RXC 出力 43 RGMII_RX_LINK 出力
20 SoC_RGMII_MDC 入力 44 VCC_3V3_SYS 電源
21 DGND 電源 45 CPSW_RGMII_RX_DV 出力
22 SoC_RGMII_MDIO BIDIRECTIONAL 46 VCC_3V3_SYS 電源
23 CPSW_RGMII_RD0 出力 47 I2C_ADDR0_A0 入力
24 DGND 電源 48 CPLD_CPSW_RGMII_BCLK 出力