JAJU969 December   2024 AM62D-Q1

 

  1.   1
  2.   概要
  3.   設計を開始
  4.   特長
  5.   5
  6. 1評価基板の概要
    1. 1.1 はじめに
    2. 1.2 キットの内容
    3. 1.3 仕様
    4. 1.4 製品情報
    5. 1.5 EVM のリビジョンおよびアセンブリ バリエーション
  7. 2ハードウェア
    1. 2.1  補足画像
    2. 2.2  主な特長
      1. 2.2.1 プロセッサ
      2. 2.2.2 電源
      3. 2.2.3 メモリ
      4. 2.2.4 JTAG / エミュレータ
      5. 2.2.5 サポートされるインターフェイスおよびペリフェラル
      6. 2.2.6 アプリケーション固有のアドオン基板をサポートするための拡張コネクタ / ヘッダー
    3. 2.3  電源要件
    4. 2.4  設定および構成
      1. 2.4.1 EVM DIP スイッチ
      2. 2.4.2 ブート モード
      3. 2.4.3 ユーザー テスト LED
    5. 2.5  電源オン / オフの手順
      1. 2.5.1 電源オンの手順
      2. 2.5.2 電源オフの手順
      3. 2.5.3 電力テスト ポイント
    6. 2.6  インターフェイス
      1. 2.6.1  AM62D オーディオ EVM のインターフェイス マッピング
      2. 2.6.2  オーディオ インターフェイス
        1. 2.6.2.1 オーディオ ステレオ ライン出力
        2. 2.6.2.2 オーディオ マイク / ライン入力
      3. 2.6.3  JTAG インターフェイス
      4. 2.6.4  UART インターフェイス
      5. 2.6.5  USB インターフェイス
        1. 2.6.5.1 USB2.0 Type-A インターフェイス
        2. 2.6.5.2 USB 2.0 Type-C インターフェイス
      6. 2.6.6  MCAN インターフェイス
      7. 2.6.7  メモリ インターフェイス
        1. 2.6.7.1 LPDDR4 インターフェイス
        2. 2.6.7.2 オクタル シリアル ペリフェラル インターフェイス (OSPI)
        3. 2.6.7.3 MMC インターフェイス
          1. 2.6.7.3.1 MMC0 - eMMC インターフェイス
          2. 2.6.7.3.2 MMC1 - microSD インターフェイス
        4. 2.6.7.4 基板 ID EEPROM
      8. 2.6.8  イーサネット インターフェイス
      9. 2.6.9  CPSW イーサネット 1 および CPSW イーサネット 2
      10. 2.6.10 GPIO ポート エクスパンダ
      11. 2.6.11 GPIO へのマッピング
    7. 2.7  電源
      1. 2.7.1 電源入力
      2. 2.7.2 電源
      3. 2.7.3 電源シーケンス
      4. 2.7.4 AM62D SOC 電源
      5. 2.7.5 電流監視
    8. 2.8  クロック供給
      1. 2.8.1 ペリフェラル リファレンス クロック
    9. 2.9  リセット
    10. 2.10 CPLD へのマッピング
    11. 2.11 オーディオ拡張コネクタ (ヘッダー)
      1. 2.11.1 オーディオ拡張コネクタ 1
      2. 2.11.2 オーディオ拡張コネクタ 2
    12. 2.12 割り込み
    13. 2.13 I2C アドレス マッピング
  8. 3ハードウェア設計ファイル
  9. 4準拠に関する情報
    1. 4.1 準拠および認証
  10. 5追加情報
    1. 5.1 ハードウェアまたはソフトウェアに関する既知の問題
    2. 5.2 商標

GPIO ポート エクスパンダ

表 2-14 I/O エクスパンダの信号詳細
I/O エクスパンダ - 01
ピン番号 信号 方向 目的
P00 GPIO_CPSW2_RST 出力 CPSW イーサネット PHY-2 リセット制御 GPIO
P01 GPIO_CPSW1_RST 出力 CPSW イーサネット PHY-1 リセット制御 GPIO
P02 NC -
P03 MMC1_SD_EN 出力 SD カード ロード スイッチの有効化
P04 VPP_EN 出力 SOC eFuse 電圧 (VPP = 1.8V) レギュレータの有効化
P05 GPIO_DIX_RST 出力 DIX4192 リセット制御 GPIO
P06 IO_EXP_OPT_EN 出力 光バッファの有効化
P07 DIX_INT 入力 DIX4192 割り込み信号
P10 GPIO_eMMC_RSTn 出力 eMMC リセット制御 GPIO
P11 CPLD2_DONE 入力 CPLD2 プログラミング表示
P12 CPLD2_INTN 入力 CPLD 2 割り込み信号
P13 CPLD1_DONE 入力 CPLD1 プログラミング表示
P14 CPLD1_INTN 入力 CPLD 1 割り込み信号
P15 USB_TYPEA_OC_INDICATION 入力 タイプ A 過電流表示
P16 PCM1_INT 入力 PCM6240 オーディオ デバイス 1 割り込み信号
P17 PCM2_INT 入力 PCM6240 オーディオ デバイス 2 割り込み信号
P20 GPIO_PCM1_RST 出力 PCM6240 オーディオ デバイス 1 リセット制御 GPIO
P21 TEST_GPIO2 入力 割り込みスイッチからの TEST GPIO2
P22 GPIO_PCM2_RST 出力 PCM6240 オーディオ デバイス 2 リセット制御 GPIO
P23 NC -
P24 IO_MCAN0_STB 出力 MCAN 0 STB 制御
P25 IO_MCAN1_STB 出力 MCAN 1 STB 制御
P26 PD_I2C_IRQ 入力 PD コントローラからの割り込み要求
P27 IO_EXP_TEST_LED 出力 ユーザー テスト _LED _有効化
ピン番号 信号 方向 デバイス
P00 PCM6240_BUF_IO_EN 出力 PCM6240 バッファの有効化
P01
P02 CPLD1_JTAGENB 出力 CPLD 1 JTAG の有効化
P03 CPLD1_PROGRAMN 出力 CPLD 1 プログラムの有効化
P04 CPLD2_JTAGENB 出力 CPLD 2 JTAG の有効化
P05 CPLD2_PROGRAMN 出力 CPLD 2 プログラムの有効化
P06 NC
P07 NC
P10 CPLD1 TCK 出力 CPLD1_JTAG
P11 CPLD1 TMS 出力
P12 CPLD1 TDI 出力
P13 CPLD1 TDO 入力
P14 CPLD2 TCK 出力 CPLD2_JTAG
P15 CPLD2 TMS 出力
P16 CPLD2 TDI 出力
P17 CPLD2 TDO 入力