JAJUA59A October   2020  – November 2025

 

  1.   1
  2.   説明
  3.   設計を開始
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1評価基板の概要
    1. 1.1 はじめに
    2. 1.2 キットの内容
    3. 1.3 製品情報
  8. 2ハードウェア
    1. 2.1 必要なハードウェア
    2. 2.2 ハードウェア設定
  9. 3ソフトウェア
    1. 3.1 必要なソフトウェア
    2. 3.2 ソフトウェアの設定
  10. 4セットアップ手順
    1. 4.1 ADC3660EVM のセットアップ
    2. 4.2 ADC3644EVM のセットアップ
    3. 4.3 ADC3643EVM のセットアップ
  11. 5ハードウェア設計ファイル
  12. 6追加情報
    1. 6.1 商標
  13. 7参考資料
  14. 8改訂履歴

ADC3643EVM のセットアップ

  1. ソフトウェアが「ソフトウェア セットアップ」セクションに従って正しく設定されていることを確認してください。
  2. ハードウェアが「ハードウェア セットアップ」セクションに従って正しく構成されていることを確認してください。
  3. CLK 信号を供給するには、以下の手順を実施します。
    1. SMA ケーブルおよびインライン 65MHz バンドパス フィルタを使用して、信号発生器を ADC3643EVM 上の CLKp SMA コネクタ (J5) に接続します。
    2. 信号ジェネレータの出力信号周波数を 65MHz に、信号振幅を +10dBm に設定します。
  4. EVM はデフォルトでシングルエンド入力に対応するよう構成されているため、アナログ入力はチャンネル A 用の CHAp コネクタ (J7) またはチャンネル B 用の CHBp コネクタ (J9) に入力してください。アナログ入力を供給するには、以下の手順を実施します。
    1. SMA ケーブルおよびインライン 5MHz バンドパス フィルタを使用して、信号発生器をアナログ入力チャンネル A に接続します。
    2. 信号発生器の出力信号周波数を 5.135MHz (素数) に、出力レベルを 0dBm に設定します。
  5. DCLK 信号を供給するには、次の手順を実施します。
    1. SMA ケーブルを使用して、信号発生器を DCLKIN SMA コネクタ (J6) に接続します。
    2. 信号発生器の出力周波数を 227.5MHz (14 ビット、2 ワイヤ、DDC バイパス) に設定し、信号振幅を +2dBm に設定します。
  6. クロック、アナログ入力、および DCLK 用のすべての信号発生器が、背面の 10MHz リファレンス出力を使用してリファレンス ロックされていることを確認してください。この例については、下図を参照してください。
    ADC3660EVM, ADC3644EVM, ADC3643EVM 基本テスト測定セットアップ図 4-17 基本テスト測定セットアップ
  7. セットアップは以下のようになります。
    ADC3660EVM, ADC3644EVM, ADC3643EVM ADC3643EVM のハードウェア設定図 4-18 ADC3643EVM のハードウェア設定
  8. HSDC Pro を起動します。ADC36xxEVM GUI を開くに、必ず HSDC Pro が起動していることを確認してください。
  9. ボードへの接続を求めるメッセージが表示された場合は、「cancel」(キャンセル) を選択します。GUI は、その他の HSDC Pro に関連するキャプチャおよび設定操作をすべて自動で処理します。
    ADC3660EVM, ADC3644EVM, ADC3643EVM HSDC Pro図 4-19 HSDC Pro
  10. ADC36xxEVM GUI を起動します。GUI が TSWDC155EVM FPGA キャプチャ ボード に接続するまで、数秒待機してください。接続が確立されると TSWDC155EVM の電源が入り、下図のように複数の LED が点灯するようになります。
    ADC3660EVM, ADC3644EVM, ADC3643EVM TSWDC155EVM の電源がオンになった状態図 4-20 TSWDC155EVM の電源がオンになった状態
  11. GUI を開いたら、正しい ADC モード パラメータが選択されていることを確認し、「Calculate」 (計算) ボタンをクリックして必要な DCLK を計算します。このモードでは、DCLK は 227.5MHz である必要があります。この信号がハードウェア セットアップ上の DCLK 入力 に正しく供給されていることを確認してください。
    ADC3660EVM, ADC3644EVM, ADC3643EVM ADC3643 用 DCLK 周波数の計算図 4-21 ADC3643 用 DCLK 周波数の計算
  12. 「Program」(プログラム) ボタンを選択します。ADC のプログラム、FPGA のプログラム、および FPGA ファームウェアの構成が完了するまで、数秒待機してください。
    ADC3660EVM, ADC3644EVM, ADC3643EVM ADC3643EVM のプログラミング図 4-22 ADC3643EVM のプログラミング
  13. プログラミングが完了したら、「Capture 」(キャプチャ) ボタンを選択して FFT データ キャプチャを実行します。
    ADC3660EVM, ADC3644EVM, ADC3643EVM FFT のキャプチャ図 4-23 FFT のキャプチャ
  14. 数秒後、キャプチャされたデータが HSDC Pro ウィンドウに表示され、デバイスの性能を確認できます。HSDC Pro のその他の機能や詳細については、HSDC Pro ユーザー ガイド を参照してください。
    ADC3660EVM, ADC3644EVM, ADC3643EVM HSDC Pro における ADC3643EVM の FFT データ キャプチャ図 4-24 HSDC Pro における ADC3643EVM の FFT データ キャプチャ
  15. キャプチャ機能の実行中にエラーが発生した場合は、GUI を再起動し、手順 5〜8 を再度実施してください。