JAJY121A April   2021  – September 2021 BQ25125 , LM5123-Q1 , TPS22916 , TPS3840 , TPS62840 , TPS63900 , TPS63901 , TPS7A02

 

  1.   1
  2.   2
  3.   3
  4.   4
  5.   5
  6.   6
  7.   7
  8.   8

低静止電流 (IQ) が新たな課題をもたらす理由

静止電流 (IQ) の低減が課題となるいくつかの理由を説明します。

過渡応答

電源の精度は多くの場合、その過渡応答によって制限されます。その特性を設定するのは、電源の最大電圧降下、セトリング・タイム、電圧誤差の積分です (図 5)。

GUID-20210902-SS0I-P2SJ-9WK8-2NJKJWTR3N0S-low.gif 図 5 出力電圧の過渡応答

応答時間は、負荷電流または電源電圧に突然の変化が生じた後、パワー・デバイスが目標の出力電圧へのレギュレーションにどれほど迅速に復帰するかを表す測定値です。この応答時間は、3 つのステージで構成されています。変化に反応するまでの遅延時間、低下またはオーバーシュートから復帰するための回復時間、およびセトリング・タイムです。

低静止電流 (IQ) デバイスには、応答時間が長いという弱みがあります。内部の寄生コンデンサを新しい動作点 (電圧) まで比較的小さい電流で充電する必要があるためです。ワースト・ケースは通常、無負荷から、許容される最大負荷電流までのステップ変動 (電圧上昇) です。このような状況では必然的に、非アクティブになっていた回路または電力を小さくしていた回路を再度アクティブにすることになるので、追加の遅延が発生します。

より重要なこととして、セトリング・タイム自体もバイアス低下状態から不利な影響を受けます。従来の差動入力ステージを使用する場合、バイアス電流の減少に伴ってゲインは直線的に低下します。その結果、帯域幅は狭くなり、セトリング・タイムが長くなります。

性能指標 (figures of merit、FOM) を計算することで、設計者は電源レギュレータの全体的な性能を判定しやすくなります。Equation3 は、過渡応答の低下 FOM (性能指標) を計算するために、静止電流 (IQ) を正規化します。正規化に使用するのは、コンバータの最大出力電流、負荷電流のステップ (ΔIO)、それによる電圧の低下 (ΔVO)、および出力コンデンサの静電容量 (CO) です。図 6 に、5V の昇降圧コンバータについて、年月の経過とともに FOM がどのように変化しているかを示します。FOM が小さいほど、レギュレータの特性は向上します。

Equation3. t r a n s i e n t   r e s p o n s e   d i p   F O M = I Q ∙ ∆ V ∙ C O I O _ M A X ∙ ∆ I O
GUID-20210902-SS0I-JKLF-PDV3-RRJFGXJVCLFD-low.gif 図 6 5V 昇降圧コンバータでの過渡応答低下 FOM の変化

リップル

静止電流 (IQ) を減少させるための別の方法は、負荷電流に応じて、複数のパワー・セーブ・モードに移行することです。これらのモード間での遷移は通常は自動的に行われますが、実装と性能は状況ごとに大きく異なります。懸案となる 2 つの点は、パワー・セーブ・モード間で遷移するときの電圧リップルと、出力電圧の精度です。(誤差アンプ内などの) 動作条件が通常、パワー・セーブ・モードごとに異なっていることが原因で、複数の動作ポイント (電圧) に合わせるための遷移時間が必須ですが、それは出力電圧の誤差という形で直接的な影響を及ぼす可能性があります。加えて、バイアス電流が小さい場合はコンパレータの遅延もより長くなるので、電圧スレッショルドとゼロ電流検出の両方で精度が低下する可能性があり、出力電圧のリップルの増加にもつながる場合があります。

ノイズ

克服が必要になる別の障壁は、静止電流 (IQ) バイアスの減少に伴う各アンプ内の自己ノイズの増大です。LDO 内のノイズの大半に寄与する内部ブロック (図 7 を参照) はリファレンス・システム (バンドギャップ)、誤差アンプ、出力電圧を分圧する抵抗デバイダです。図 8 に、代表的なノイズ・プロファイルと周波数の対比を示します。これらのブロックが生成するノイズのうち、主な 2 種類は次のとおりです。

  • 熱雑音 (「4kTR 雑音」とも呼びます) は、超低静止電流 (IQ) の設計で特に大きい懸案事項になります。この雑音は、使用している抵抗に直線的に比例するからです。誤差アンプとリファレンス・ブロック内で使用する抵抗由来のバイアス電流と、抵抗デバイダの一部として使用する抵抗は両方とも、1kHz を超える周波数では熱雑音に対する支配的な寄与要素になります。
  • フリッカ・ノイズ (「1/f ノイズ」とも呼びます) は、周波数が 100Hz 未満の低周波ノイズであり、リファレンス・システム内と誤差アンプ内の差動ペアのサイズを大きくすると低減できます。しかし、差動ペアのサイズを大きくすることはナノパワー設計に対する障害をもたらします。差動ペアのリーケージと静電容量が増えることで、応答時間が遅くなるためです。

特定の静止電流 (IQ) の結果として生じるノイズを求める簡単な方法は、懸案となる周波数範囲全体で積分したノイズに、関心のある動作ポイント (電圧) での静止電流 (IQ) を乗算することです。通常、これらの数値は両方ともデバイスのデータシートで見つかります。

GUID-20210902-SS0I-JSR5-XXVV-2PZKWC5BRDT7-low.gif 図 7 簡略化した LDO ブロック図
GUID-20210902-SS0I-F9RX-QDBC-WNPM3MMR13Z7-low.gif 図 8 スペクトル・ノイズ密度の例

ダイ・サイズとソリューション面積

ほかに、静止電流 (IQ) を小さくすると、より大きい受動部品または IC パッケージ・サイズを実装するためにボード面積が大きくなる場合があります。LDO と DC/DC コンバータの両方で、より静電容量の大きいコンデンサなど、より大きい外部受動部品を使用するのはナノパワー・デバイスに共通する傾向であり、通常は過渡特性の低下を補償する目的でこれらの素子を使用します。パッケージ面積が増大する直接的な要因は、ダイ面積の大型化です。

静止電流 (IQ) が 1μA 未満のデバイスで、ダイを分解して目視検査したところ、抵抗とコンデンサが、FET (電界効果トランジスタ) 以外の内部ダイ面積の 20% 以上を占有していました。静止電流 (IQ) と面積の問題については複数の解決策が存在していますが、市場で最善の解決策を選定するための簡潔な方法は、次のシンプルな FOM (性能指標) を適用することです。静止電流 (IQ) x 最小パッケージ面積。関連情報をデータシートで参照すると、この FOM を求めることができます。供給されている最小パッケージに注目すると、ダイ面積の縮小に関する手掛かりが得られます。

静止電流 (IQ) が最小で、使用可能な中で最小のパッケージを採用しているデバイスを選定すると、通常は静止電流 (IQ)
x 面積の良好な効率を達成できます。

リーケージとスレッショルド未満領域での動作

ナノパワー・プロセスの目標は、高性能のディープ・サブミクロン (百数十 nm や数十 nm など、1μm を大幅に下回る微細プロセス・ルール) テクノロジーの目標と相反することがあります。後者は、静止電流 (IQ) の低減よりも速度とゲート密度を優先します。プロセス・テクノロジーは違っても、リーケージの大部分は大規模デジタル回路、メモリ、大電力 FET で発生します。常時オンの回路の精度は、抵抗やコンデンサのような素子の制御能力や、複数のトランジスタ間の不整合が原因で、制約を受ける傾向があります。リーケージに対処する目的、また常時オンの回路を制御する目的で適切な素子を選択する作業を怠ると、通常動作時やワースト・ケースにおける静止電流 (IQ) とシャットダウン電流 ISHDN の比が温度範囲全体にわたって大きくなるという結果になります。適切な素子を使用した専用の低消費電力プロセス・テクノロジーを採用すれば、製造時の利点を明確に実現できる可能性があります。

基本的な課題の 1 つは、スレッショルド未満領域でバイアスされた素子を高い信頼性で動作させることです。よく見受けられる一般的な問題の 1 つは、スレッショルド電圧 (VT) の偶発的な不整合の増加です。図 9 に、文献で報告された 1 つのメカニズムを示します。それは、トランジスタの端部のシャロー・トレンチ・アイソレーション (STI) の酸化膜の目減りが偶発的な不整合を増大させるというものです。互いに並列関係にある、VT の低いエッジ・トランジスタを図 9 に示しますが、この場合は意図したトランジスタの VT が歪み、差動ペアや電流ミラーのような大半の基本的なアナログ回路で偶発的な不整合がかなり大きくなるという結果を招きます。これらの不整合が原因で、温度範囲全体にわたって出力電圧またはモード制御の精度が低下する可能性があります。データシートでそのような低下を明確に確認できることがあります。