JAJY148 December 2024 AMC0106M05 , AMC0106M25 , AMC0136 , AMC0311D , AMC0311S , AMC0386 , AMC0386-Q1 , AMC1100 , AMC1106M05 , AMC1200 , AMC1200-Q1 , AMC1202 , AMC1203 , AMC1204 , AMC1211-Q1 , AMC1300 , AMC1300B-Q1 , AMC1301 , AMC1301-Q1 , AMC1302-Q1 , AMC1303M2510 , AMC1304L25 , AMC1304M25 , AMC1305M25 , AMC1305M25-Q1 , AMC1306M05 , AMC1306M25 , AMC1311 , AMC1311-Q1 , AMC131M03 , AMC1336 , AMC1336-Q1 , AMC1350 , AMC1350-Q1 , AMC23C12 , AMC3301 , AMC3330 , AMC3330-Q1
AMC1306M25 と MCU の間のデジタル インターフェイスのハードウェアで構成可能な位相遅延によるクロック信号補償を 図 152 に示します。この補償方法では、ハードウェアの位相遅延によって位相シフトされたクロック信号を、MCU の SDFM モジュールのクロック入力 SDFM_CLKIN に接続します。このタイプの補償は、シグマ デルタ フィルタ モジュールを搭載したすべての MCUで機能しますが、推奨されるのは、外部クロック ソースと CMOS インターフェイスを搭載した絶縁型デルタ シグマ変調器のみです。
ハードウェアに位相遅延を実装するために、論理ゲートまたはバッファを使用してクロック信号に伝搬遅延を導入できます。ただし、ハードウェアに遅延を実装する場合、遅延の値はハードウェア ブロックの伝搬遅延に大きく依存し、自由度とユーザーによる構成可能性を制限します。ハードウェアで位相遅延を構成可能なクロック信号による補償の動作原理は、セクション 8.2.3.1 で説明するのと同じ原理に従います。