プレミアムオーディオシステムを設計における適切な SoC アーキテクチャの選択

すべての車種にプレミアムオーディオを導入するには、自動車メーカー (OEM) がスケーラビリティを活用して、車両全体のシステムコストを削減する方法を見つけることが重要です。たとえば、OEM はコンパクトな形状でコンポーネントやケーブルの数を削減する再利用可能な設計を開発することができます。

プレミアムオーディオシステムで使用する SoC を選択する際には、コンピューティング能力、メモリの統合、その他のシステムコンポーネントの統合という 3 つの検討事項があります。

コンピューティング能力

オーディオ信号処理のコアには、次の 2 種類が一般的です。

• シーケンシャルワークロードを処理可能な汎用 CPU コア。これらのコアはプログラミングの柔軟性が高く、DSP アルゴリズムを実行できますが、コスト効率や消費電力効率はそれほど優れていません。通常、これらのコアは、処理ニーズを満たすために複数の CPU コアを必要とする低～中価格帯のオーディオシステムで使用されます。
• 何百万もの複雑な数学的問題を解決できる、特化型で省電力な DSP コア。これらのコアは、オーディオ、ビジョン、レーダー、ソナーセンサなどから取得したリアルタイムデータを処理し、クロックサイクルごとの処理能力を最大化します。ベクトルベースのアーキテクチャの DSP コアは、オーディオ処理用の従来のスカラーベース DSP アーキテクチャと比較して高い性能を発揮する傾向があります。ローエンドからハイエンドのデジタルアンプまで、幅広く対応します。しかし、DSP コアのプログラミングは簡単ではなく、最高の性能を得るには、DSP ハードウェア特性やソフトウェアの最適化技術に精通している必要があります。

メモリの統合

高スループットのオーディオ処理を実現するには、DSP コアの機能ユニットが毎サイクルでメモリにアクセスできることが重要です。従来の DSP アーキテクチャでは、L1 キャッシュ・メモリはシングルサイクルのメモリアクセスをサポートしていますが、コストが高いためサイズが非常に限られています。設計者は現在、シングルサイクルでアクセス可能なメモリサイズがL1メモリに制約されない革新的な DSP メモリアーキテクチャを求めています。

また、設計者は、アプリケーションのメモリ全体のニーズを満たす十分なスタティックランダムアクセスメモリ (SRAM) サイズの SoC を備えた DDR レスの設計を好みます。ただし、SoC は高コストのため、統合できる SRAMのサイズは限られています。AI (人工知能) ベースのアルゴリズムや高解像度オーディオファイルを用いた音響合成など、先進的な機能セットのメモリ需要が増加している音を考えると、DDR レスの SoC にオーディオアプリケーション全体を収めることが常に実現可能とは限りません。したがって、SRAM に加えて、設計者は高速で低消費電力のダブルデータレート (DDR) ダイナミックRAMなどのスケーラブルなメモリオプションを搭載した SoC も必要になります。

その他のシステムコンポーネントの統合

プレミアムオーディオシステムには、DSP に加えて、安全性やセキュリティ要件を満たし、システムの他の部分と相互作用するための追加コンポーネントが必要です。

マイコンは、自動車の安全機能に準拠するため、また DSP をシステムの他の部分と統合しやすくするために設計されたオープンかつ標準化されたソフトウェアアーキテクチャである AUTOSAR (Automotive Open System Architecture) を実行するために必要です。

ハードウェアセキュリティモジュール、暗号化アクセラレーション機能、その他のコンポーネントは、EVITA (E-Safety Vehicle Intrusion Protected Applications) 規格のセキュリティ要件を満たすのに役立ちます。

低遅延伝送できるオーディオネットワークは、車載用オーディオシステムコンポーネント間の高精度な通信と同期を処理します。追加ケーブルを必要とする各種の技術の中でも、AVB (Ethernet Audio Video Bridging) 規格は最適な選択肢です。イーサネットケーブルは、他の ECU を接続するためにすでに車内に存在しているため、配線アーキテクチャを簡素化し、システム全体のケーブル重量とシステムコストを削減します。

さらに、スケーラブルな DSP 性能とメモリオプションを備えたピンツーピン互換 SoC を採用することで、車載用プレミアムオーディオシステムの研究開発投資を抑えつつ、効率的なオーディオ設計をもたらします。