JAJZ019D July   2023  – April 2025 TMS320F28P650DH , TMS320F28P650DK , TMS320F28P650SH , TMS320F28P650SK , TMS320F28P659DH-Q1 , TMS320F28P659DK-Q1 , TMS320F28P659SH-Q1

 

  1.   1
  2.   TMS320F28P65x MCU Silicon Errata シリコン リビジョン A, 0
  3. 1使用上の注意およびアドバイザリ マトリックス
    1. 1.1 使用上の注意マトリックス
    2. 1.2 アドバイザリ マトリックス
  4. 2命名法、パッケージのマーキングとリビジョンの識別
    1. 2.1 デバイスおよび開発ツールの命名規則
    2. 2.2 サポート対象デバイス
    3. 2.3 パッケージのマーキングとリビジョンの識別
  5. 3シリコン リビジョン A の使用上の注意とアドバイザリ
    1. 3.1 シリコン リビジョン A の使用上の注記
      1. 3.1.1 PIE：双方向 PIEACK 書き込みと手動 CPU 割り込みマスク クリア後のスプリアス ネスト割り込み
      2. 3.1.2 繰り返しブロックでネストされた割り込みを使用する際の注意
      3. 3.1.3 GPIO：GPIO データ レジスタは CPU1 リセットによってのみリセットされます
      4. 3.1.4 セキュリティ：プライマリ防御層はチップの境界を保護します。これは、JTAGLOCK およびフラッシュからのゼロ ピン ブート機能を有効化することから始まります
    2. 3.2 シリコン リビジョン A のアドバイザリ
      1.      アドバイザリ
      2.      アドバイザリ
      3.      アドバイザリ
      4. 3.2.1 アドバイザリ
      5.      アドバイザリ
      6. 3.2.2 アドバイザリ
      7. 3.2.3 アドバイザリ
      8. 3.2.4 アドバイザリ
      9.      アドバイザリ
      10.      アドバイザリ
      11.      アドバイザリ
      12.      アドバイザリ
      13.      アドバイザリ
      14. 3.2.5 アドバイザリ
      15.      アドバイザリ
      16.      アドバイザリ
      17.      アドバイザリ
      18.      アドバイザリ
  6. 4シリコン リビジョン 0 の使用上の注意とアドバイザリ
    1. 4.1 シリコン リビジョン 0 の使用上の注記
    2. 4.2 シリコン リビジョン 0 のアドバイザリ
      1. 4.2.1 アドバイザリ
  7. 5ドキュメントのサポート
  8. 6商標
  9. 7改訂履歴

1.2 アドバイザリ マトリックス

表 1-2 アドバイザリ マトリックス
モジュール 説明 影響を受けるシリコンのリビジョン
0 A
ADC ADC：ADC-C は 16 ビット モードの仕様を満たしていません あり なし
ADC ADC: INTxCONT (割り込み継続モード) が設定されていない場合、割り込みは停止する可能性があります あり あり
CMPSS CMPSS：コンパレータ入力ピンに AGPIO 機能があり、ADC が入力ピンをサンプリングしている場合、CMPSS グリッチが発生する可能性があります あり あり
DCAN DCAN FIFOモードでは、受信したメッセージは FIFO バッファの順序に従わず配置できます あり あり
MCAN 同じメッセージ ID で設定された専用 Tx バッファから送信する場合のメッセージ順序の反転 あり あり
ePWM ePWM：ePWM グリッチは、ブランキング ウィンドウの終了時にトリップがアクティブのままの場合、発生する可能性があります あり あり
ePWM ePWM: ブランキング ウィンドウ開始後の最初の 3 サイクルの間、トリップ イベントはブランキング ウィンドウによってフィルタされません あり あり
ePWM ePWM：PERCLKDIVSEL.EPWMCLKDIV = 1 の場合、ePWM TZFRC および TZCLR イベントが失われる場合があります あり あり
フラッシュ フラッシュ：シングル ビット ECC エラー割り込みは生成されません あり あり
FPU FPU：FPU-to-CPU レジスタ移動操作の前にする FPU 2p 操作 あり あり
GPIO GPIO：オープン ドレイン構成による短い High パルスを駆動する可能性 あり あり
I2C I2C：ターゲット トランスミッタ モード、標準モードの SDA タイミングの制限 あり あり
MCD MCD：PLL が有効 (PLLCLKEN = 1) のとき、クロック消失検出を無効化 あり あり
メモリ メモリ：有効なメモリを超えたプリフェッチ あり あり
MPOST MPOST：一部の初期素材ではメモリ パワーオン セルフテストが実行されません あり あり
SDFM SDFM：スレッショルド設定 (LLT、HLT)、フィルタ タイプ、COSR 設定を動的に変更すると、スプリアス コンパレータ イベントがトリガされます あり あり
SDFM SDFM：データ フィルタ設定 (フィルタ タイプや DOSR など) を動的に変更すると、誤ったデータ確認イベントがトリガされます あり あり
SDFM SDFM：SD 変調器の 3 クロック サイクル以内に SDCPARMx レジスタのビット フィールド CEVT1SEL、CEVT2SEL、および HZEN に連続して 2 回書き込みを行うと、SDFM ステー トマシンが破損し、誤ったコンパレータ イベントが発生する可能性があります あり あり
USB USB：USB DMA イベント トリガはサポートされていません あり あり