JAJZ022A November   2024  – April 2025 AM2612

 

  1.   1
  2.   概要
  3. 1使用上の注意およびアドバイザリ マトリックス
  4. 2シリコン リビジョン 1.0 の使用上の注意とアドバイザリ
    1. 2.1 シリコン リビジョン 1.0 の使用上の注記
      1.      i2324
    2. 2.2 シリコン リビジョン 1.0 のアドバイザリ
      1.      i2189
      2.      i2310
      3.      i2311
      4.      i2345
      5.      i2351
      6.      i2352
      7.      i2353
      8.      i2354
      9.      i2356
      10.      i2357
      11.      i2358
      12.      i2359
      13.      i2374
      14.      i2383
      15.      i2411
      16.      i2412
      17.      i2427
      18.      i2428
      19.      i2433
      20.      i2439
      21.      i2440
      22.      i2479
      23.      i2480
  5. 3商標
  6. 4改訂履歴

i2189

OSPI:コントローラ PHY のチューニング アルゴリズムを追加

詳細:

PHY モジュールがイネーブルのとき、OSPI コントローラは DQS 信号を使用してデータをサンプリングします。しかし、モジュールに問題が存在する必要があります。これは、このサンプルは内部クロックで定義されたウィンドウ内で発生する必要があります。読み取り動作は外部遅延の影響を受け、温度によって変化します。任意の温度での有効な読み取りを保証するには、最も堅牢な TX、RX、読み取り遅延の値を選択する特別なチューニング アルゴリズムを実装する必要があります。

回避方法:

このバグの回避方法については、アプリケーション ノート spract2(リンク:https://www.ti.com/lit/spract2)で詳しく説明されています。一部の PVT 条件でデータをサンプリングするには、読み取り遅延フィールドをインクリメントして、内部クロックのサンプリング ウィンドウをシフトする必要があります。これにより、データ アイ内の任意の場所でデータのサンプリングが可能になります。しかし、これには次の副作用があります。

  1. すべての読み取り動作に対して PHY パイプライン モードを有効化する必要があります。書き込みのために PHY パイプライン モードを無効化する必要があるため、読み出しと書き込みは個別に処理する必要があります。
  2. 回避方法が実行されると、ビジー ビットのハードウェア ポーリングが壊れます。そのため、代わりに SW ポーリングを使用する必要があります。ホストとフラッシュ デバイスのどちらからも割り込みが発生しないように、DMA アクセスにより、ページ境界内で書き込みを行う必要があります。ソフトウェアは、ページ書き込みの間でビジー ビットをポーリングする必要があります。または、ハードウェア ポーリングを有効化した状態で、PHY 以外のモードで書き込みを実行することもできます。
  3. STIG 読み取りは余分なバイトでパディングされ、受信データは右シフトされなければなりません。