JAJZ023C December   2021  – May 2025 AM2732 , AM2732-Q1

 

  1.   1
  2.   概要
  3. 1シリコンの使用上の注意およびアドバイザリのマトリクス
    1.     サポート対象デバイス
  4. 2使用上の注意およびアドバイザリ
    1.     シリコンの使用上の注意
      1.      i2293
      2.      i2295
      3.      i2300
      4.      i2324
      5.      i2364
      6.      i2389
      7.      i2390
    2.     シリコンのアドバイザリ
      1.      i2162
      2.      i2288
      3.      i2289
      4.      i2294
      5.      i2297
      6.      i2298
      7.      i2299
      8.      i2301
      9.      i2302
      10.      i2309
      11.      i2315
      12.      i2318
      13.      i2329
      14.      i2336
      15.      i2337
      16.      i2338
      17.      i2339
      18.      i2340
      19.      i2341
      20.      i2342
      21.      i2344
      22.      i2345
      23.      i2387
      24.      i2392
      25.      i2394
      26.      i2386
      27.      i2404
  5.   商標
  6. 3改訂履歴

i2288

HWA の M1 + M2 メモリにまたがる EDMA 転送により、データが破壊される可能性がある

詳細

HWA の M1+M2 メモリ にまたがる EDMA 転送は、SoC からのエラー通知が行われずにデータを破壊する可能性があります。

TPTC IP 仕様によれば、TR はシングル ターゲットのエンド ポイントにアクセスすることになっています。HWA の M0/M1 メモリ バンクは、シングル ターゲット ポイント経由で利用可能であり、HWA の M2/M3 メモリ バンクは、別の (M0/M1 とは異なる) ターゲット ポイントとして利用できます。したがって、1 つの TR を使用して HWA の M1 メモリと M2 メモリにまたがるバッファ (つまり、2 つの異なるターゲット ポイントにまたがる 1 つのバッファ) にアクセスする場合、仕様には準拠していません。このエラッタは、この仕様要件を明確に示しています。

回避方法

1 つの TR が M1+M2 にまたがらないように、アクセスを 2 つの TR に分割します。2 つの TR はチェーン接続できます。