JAJZ023C December   2021  – May 2025 AM2732 , AM2732-Q1

 

  1.   1
  2.   概要
  3. 1シリコンの使用上の注意およびアドバイザリのマトリクス
    1.     サポート対象デバイス
  4. 2使用上の注意およびアドバイザリ
    1.     シリコンの使用上の注意
      1.      i2293
      2.      i2295
      3.      i2300
      4.      i2324
      5.      i2364
      6.      i2389
      7.      i2390
    2.     シリコンのアドバイザリ
      1.      i2162
      2.      i2288
      3.      i2289
      4.      i2294
      5.      i2297
      6.      i2298
      7.      i2299
      8.      i2301
      9.      i2302
      10.      i2309
      11.      i2315
      12.      i2318
      13.      i2329
      14.      i2336
      15.      i2337
      16.      i2338
      17.      i2339
      18.      i2340
      19.      i2341
      20.      i2342
      21.      i2344
      22.      i2345
      23.      i2387
      24.      i2392
      25.      i2394
      26.      i2386
      27.      i2404
  5.   商標
  6. 3改訂履歴

i2336

MibSPI：低速 SPICLK 周波数およびクロック位相= 1 の場合、ペリフェラル モードの 3 ピンまたは 4 ピン通信の MibSPI がデータを正しく送信しない

詳細：

MibSPI モジュールを、3 つの機能ピン (CLK、SIMO、SOMI) または 4 つの機能ピン (CLK、SIMO、SOMI、nENA) でマルチバッファ ペリフェラル モードに構成している場合、以下のすべての条件が満たされると誤ったデータを送信する可能性があります。

  • MibSPI モジュールがマルチバッファ モードに構成されている
  • モジュールが SPI 通信内のペリフェラルになるように構成されている
  • SPI 通信が nENA により 3 ピン モードまたは 4 ピン モードに構成されている
  • SPICLK のクロック位相が 1
  • SPICLK 周波数が MSS_VCLK 周波数/12 以下

回避方法：

この問題は、TX RAM (マルチバッファ RAM 送信データ レジスタ) の制御フィールドの CSHOLD ビットをセットすることによって回避できます。この通信では、nCS を機能信号として使用しないため、CSHOLD ビットをセットしても SPI 通信にこれ以外の影響は発生しません。