JAJZ030C November   2024  – November 2025 MSPM0G1518 , MSPM0G1519 , MSPM0G3518 , MSPM0G3518-Q1 , MSPM0G3519 , MSPM0G3519-Q1 , MSPM0G3529-Q1

 

  1.   1
  2.   概要
  3. 1機能アドバイザリ
  4. 2プログラム済みのソフトウェア アドバイザリ
  5. 3デバッグ専用のアドバイザリ
  6. 4コンパイラ アドバイザリによって修正
  7. 5デバイスの命名規則
    1. 5.1 デバイスの記号体系およびリビジョン識別方法
  8. 6アドバイザリの説明
    1. 6.1  ADC_ERR_06
    2. 6.2  ADC_ERR_10
    3. 6.3  AES_ERR_01
    4. 6.4  CPU_ERR_02
    5. 6.5  CPU_ERR_03
    6. 6.6  FLASH_ERR_01
    7. 6.7  FLASH_ERR_03
    8. 6.8  FLASH_ERR_04
    9. 6.9  FLASH_ERR_05
    10. 6.10 FLASH_ERR_08
    11. 6.11 GPIO_ERR_03
    12. 6.12 GPIO_ERR_04
    13. 6.13 I2C_ERR_04
    14. 6.14 I2C_ERR_05
    15. 6.15 I2C_ERR_06
    16. 6.16 I2C_ERR_07
    17. 6.17 I2C_ERR_08
    18. 6.18 I2C_ERR_09
    19. 6.19 I2C_ERR_10
    20. 6.20 I2C_ERR_13
    21. 6.21 KEYSTORE_ERR_01
    22. 6.22 MATHACL_ERR_01
    23. 6.23 MATHACL_ERR_02
    24. 6.24 PMCU_ERR_09
    25. 6.25 PMCU_ERR_10
    26. 6.26 PMCU_ERR_11
    27. 6.27 RST_ERR_01
    28. 6.28 RTC_ERR_01
    29. 6.29 SPI_ERR_02
    30. 6.30 SPI_ERR_04
    31. 6.31 SPI_ERR_05
    32. 6.32 SPI_ERR_06
    33. 6.33 SPI_ERR_07
    34. 6.34 SRAM_ERR_03
    35. 6.35 SYSCTL_ERR_01
    36. 6.36 SYSCTL_ERR_02
    37. 6.37 SYSCTL_ERR_03
    38. 6.38 SYSCTL_ERR_04
    39. 6.39 SYSOSC_ERR_01
    40. 6.40 SYSOSC_ERR_02
    41. 6.41 SYSPLL_ERR_01
    42. 6.42 TIMER_ERR_04
    43. 6.43 TIMER_ERR_06
    44. 6.44 TIMER_ERR_07
    45. 6.45 UART_ERR_01
    46. 6.46 UART_ERR_02
    47. 6.47 UART_ERR_04
    48. 6.48 UART_ERR_05
    49. 6.49 UART_ERR_06
    50. 6.50 UART_ERR_07
    51. 6.51 UART_ERR_08
    52. 6.52 UART_ERR_10
    53. 6.53 UART_ERR_11
  9. 7商標
  10. 8改訂履歴

6.20 I2C_ERR_13

I2C モジュール

カテゴリ

機能

機能

I2C BUSY ビットをポーリングしても、コントローラの転送が完了したことが保証されない場合があります。

説明

I2C コントローラ転送を開始するために CCTR.BURSTRUN ビットを設定した後、BUSY ステータスがアサートされるまでに約 3 回の I2C 機能クロックサイクルかかります。CCTR.BURSTRUN を設定した後すぐに転送完了を待つために BUSY ビットのポーリングを使用すると、BUSY ステータスが設定される前にチェックされる可能性があります。この問題は、CLKDIV 値が高い場合 (I2C 機能クロックが遅くなる)、またはコンパイラの最適化レベルが高い場合に発生する可能性が高くなります。

回避方法

BUSY ステータスをポーリングする前にソフトウェア遅延を追加してください。ソフトウェア遅延 = 3 x CPU CLK / I2C 機能クロック = 3 x CPU CLK / (CLKSEL / CLKDIV)。例えば、クロック分周器 (CLKDIV) が 8、クロックソース (MFCLK) が 4 MHz、CPU CLK が 32 MHz の場合、ソフトウェア遅延 = 3 x 32 MHz / (4 MHz / 8 ) = 192 CPU サイクル