JAJZ039A July   2025  – October 2025 F28E120SB , F28E120SC

 

  1.   1
  2.   TMS320F28003x Real-Time MCUs Silicon Errata シリコン リビジョン 0
  3. 1使用上の注意およびアドバイザリ マトリックス
    1. 1.1 使用上の注意マトリックス
    2. 1.2 アドバイザリ マトリックス
  4. 2命名法、パッケージのマーキングとリビジョンの識別
    1. 2.1 デバイスおよび開発ツールの命名規則
    2. 2.2 サポート対象デバイス
    3. 2.3 パッケージの記号表記およびリビジョンの識別
  5. 3シリコン リビジョン 0 の使用上の注意とアドバイザリ
    1. 3.1 シリコン リビジョン 0 の使用上の注記
      1. 3.1.1 PIE：双方向 PIEACK 書き込みと手動 CPU 割り込みマスク クリア後のスプリアス ネスト割り込み
      2. 3.1.2 繰り返しブロックでネストされた割り込みを使用する際の注意
      3. 3.1.3 セキュリティ：プライマリ防御層はチップの境界を保護します。これは、JTAGLOCK およびフラッシュからのゼロ ピン ブート機能を有効化することから始まります
    2. 3.2 シリコン リビジョン 0 のアドバイザリ
      1.      アドバイザリ
      2.      アドバイザリ
      3.      アドバイザリ
      4.      アドバイザリ
      5.      アドバイザリ
      6.      アドバイザリ
      7. 3.2.1 アドバイザリ
      8.      アドバイザリ
      9.      アドバイザリ
      10.      アドバイザリ
      11.      アドバイザリ
      12.      アドバイザリ
      13.      アドバイザリ
      14.      アドバイザリ
      15.      アドバイザリ
  6. 4ドキュメントのサポート
  7. 5商標
  8. 6改訂履歴

1.2 アドバイザリ マトリックス

表 1-2 アドバイザリ マトリックス
モジュール 説明 影響を受けるシリコンのリビジョン
0
ADC ADC：INTxCONT (割り込み継続モード) が設定されていない場合、割り込みは停止する可能性があります あり
ADC ADC：ADCCLK 分周器により ADC の性能が低下 あり
BOR BOR: 2.45V ~ 3.0V の VDDIO は、複数の XRSn パルスを生成する可能性があります あり
CMPSS CMPSS：COMPxLATCH は、特定の条件では正しくクリアされないことがあります あり
CMPSS CMPSS：コンパレータ入力ピンに AGPIO 機能があり、ADC が入力ピンをサンプリングしている場合、CMPSS グリッチが発生する可能性があります あり
eQEP eQEP：インデックス中の方向変更時に位置カウンタが正しくリセットされません あり
フラッシュ フラッシュ：シングル ビット ECC エラー割り込みは生成されません あり
FPU FPU：FPU-to-CPU レジスタ移動操作の前にする FPU 2p 操作 あり
GPIO GPIO：オープン ドレイン構成による短い High パルスを駆動する可能性 あり
MCD MCD：PLL が有効 (PLLCLKEN = 1) のとき、クロック消失検出を無効化 あり
メモリ メモリ：有効なメモリを超えたプリフェッチ あり
PLL PLL：PLL が初回ロック試行で正常にロックしない可能性 あり
システム システム: CLKSRCCTL1 への複数の連続した書き込みを行うと、システムがハングする可能性があります あり
ウォッチドッグ ウォッチドッグ：WDKEY レジスタは EALLOW 保護されていません あり
ウォッチドッグ ウォッチドッグ：WDHALTI ビットへの書き込みが PLL ロック ステータスに影響 あり