JAJZ039A July   2025  – October 2025 F28E120SB , F28E120SC

 

  1.   1
  2.   TMS320F28003x Real-Time MCUs Silicon Errata シリコン リビジョン 0
  3. 1使用上の注意およびアドバイザリ マトリックス
    1. 1.1 使用上の注意マトリックス
    2. 1.2 アドバイザリ マトリックス
  4. 2命名法、パッケージのマーキングとリビジョンの識別
    1. 2.1 デバイスおよび開発ツールの命名規則
    2. 2.2 サポート対象デバイス
    3. 2.3 パッケージの記号表記およびリビジョンの識別
  5. 3シリコン リビジョン 0 の使用上の注意とアドバイザリ
    1. 3.1 シリコン リビジョン 0 の使用上の注記
      1. 3.1.1 PIE：双方向 PIEACK 書き込みと手動 CPU 割り込みマスク クリア後のスプリアス ネスト割り込み
      2. 3.1.2 繰り返しブロックでネストされた割り込みを使用する際の注意
      3. 3.1.3 セキュリティ：プライマリ防御層はチップの境界を保護します。これは、JTAGLOCK およびフラッシュからのゼロ ピン ブート機能を有効化することから始まります
    2. 3.2 シリコン リビジョン 0 のアドバイザリ
      1.      アドバイザリ
      2.      アドバイザリ
      3.      アドバイザリ
      4.      アドバイザリ
      5.      アドバイザリ
      6.      アドバイザリ
      7. 3.2.1 アドバイザリ
      8.      アドバイザリ
      9.      アドバイザリ
      10.      アドバイザリ
      11.      アドバイザリ
      12.      アドバイザリ
      13.      アドバイザリ
      14.      アドバイザリ
      15.      アドバイザリ
  6. 4ドキュメントのサポート
  7. 5商標
  8. 6改訂履歴

アドバイザリ

ウォッチドッグ：WDHALTI ビットへの書き込みが PLL ロック ステータスに影響

影響を受けるリビジョン

0

詳細

システム PLL がロックされたあと (SYSPLLSTS.LOCKS = 1)、CLKSRCCTL1.WDHALTI に書き込むと、PLL ロックが解除されます (SYSPLLSTS.LOCKS = 0)。

回避方法

PLL をロックする前に、WDHALTI の構成を行います。