JAJZ040B December   2022  – July 2025 IWRL6432

PRODUCTION DATA  

  1.   1
  2.   概要
  3. 1はじめに
  4. 2デバイスの命名規則
  5. 3デバイスのマーキング
  6. 4シリコン バリアント / リビジョン マップのアドバイザリ
  7. 5機能仕様に対する既知の設計例外
    1. 5.1  ANA #48
    2. 5.2  ANA #49
    3. 5.3  ANA #50
    4. 5.4  ANA #51
    5. 5.5  ANA #52
    6. 5.6  ANA #57
    7. 5.7  DIG #1
    8. 5.8  DIG #2
    9. 5.9  DIG #3
    10. 5.10 DIG #4
    11. 5.11 DIG #5
    12. 5.12 DIG #6
    13. 5.13 DIG #7
    14. 5.14 DIG #8
    15. 5.15 DIG #9
    16. 5.16 DIG #10
    17. 5.17 DIG #14
    18. 5.18 DIG #15
    19. 5.19 DIG #16
  8. 6商標
  9.   改訂履歴

DIG #14

共有メモリ内の部分的な書き込みのための破損したデータ ストア

影響を受けるリビジョン

IWRL6432 ES1.0, ES2.0

詳細

内部共有メモリは ODD と銀行構造を持っています。特定のアドレス範囲で、偶数バンクへの部分的な書き込み (32 ビット未満) は、バス上の次のデータで ODD バンクと同じアドレスを破損します。共有メモリが M4/M3 に割り当てられている場合、バック フル ワード書き込みアクセスからロケーション A へのサブワード書き込みアクセスの後、ロケーション B へのデータを破損します

メモリが M4/M3 と共有されている場合、次のアドレス範囲に問題があります。

メモリ アドレス範囲
APP_CPU_SHARED_RAM 0x0048 0000- 0x004B FFFC
FEC_CPU_SHARED_RAM 0x2120 8000- 0x2121 FFFC
IWRL6432 M4/M3 と共有するときの共有メモリの論理図図 5-1 M4/M3 と共有するときの共有メモリの論理図

M3/M4 と共有すると、受信データのビット幅は図に示すように 32 ビットになります。したがって、アドレスの LSB に応じて、信号は左または右の ECC ラッパーに送信されます。

回避方法

  1. プロセッサと共有する場合は、コード メモリとして共有メモリを使用します。
  2. 非機能安全デバイスの ECC を無効化 – 機能安全以外のデバイスの RBL の共有メモリで ECC を無効化します。