JAJZ042B November   2024  – September 2025 F29H850TU , F29H859TU-Q1

 

  1.   1
  2.   F29H85x、F29P58x、F29P32x MCU シリコン エラッタ シリコン リビジョン A、0
  3. 1使用上の注意およびアドバイザリ マトリックス
    1. 1.1 使用上の注意マトリックス
    2. 1.2 アドバイザリ マトリックス
  4. 2命名法、パッケージのマーキングとリビジョンの識別
    1. 2.1 デバイスおよび開発ツールの命名規則
    2. 2.2 サポート対象デバイス
    3. 2.3 パッケージの記号表記およびリビジョンの識別
  5. 3シリコン リビジョン B の使用上の注意とアドバイザリ
    1. 3.1 シリコン リビジョン B の使用上の注記
    2. 3.2 シリコン リビジョン B のアドバイザリ
      1.      アドバイザリ
      2. 3.2.1  アドバイザリ
      3.      アドバイザリ
      4. 3.2.2  アドバイザリ
      5. 3.2.3  アドバイザリ
      6. 3.2.4  アドバイザリ
      7. 3.2.5  アドバイザリ
      8. 3.2.6  アドバイザリ
      9. 3.2.7  アドバイザリ
      10.      アドバイザリ
      11. 3.2.8  アドバイザリ
      12.      アドバイザリ
      13.      アドバイザリ
      14.      アドバイザリ
      15. 3.2.9  アドバイザリ
      16. 3.2.10 アドバイザリ
  6. 4シリコン リビジョン A の使用上の注意とアドバイザリ
    1. 4.1 シリコン リビジョン A の使用上の注記
      1. 4.1.1 セキュリティ：シリコン リビジョン B デバイスにプログラムされた新しい TI キー
    2. 4.2 シリコン リビジョン A のアドバイザリ
      1. 4.2.1 アドバイザリ
      2. 4.2.2 アドバイザリ
      3. 4.2.3 アドバイザリ
      4. 4.2.4 アドバイザリ
      5. 4.2.5 アドバイザリ
  7. 5シリコン リビジョン 0 の使用上の注意とアドバイザリ
    1. 5.1 シリコン リビジョン 0 の使用上の注記
    2. 5.2 シリコン リビジョン 0 のアドバイザリ
      1. 5.2.1 アドバイザリ
      2. 5.2.2 アドバイザリ
  8. 6ドキュメントのサポート
  9. 7商標
  10. 8改訂履歴

3.2.8 アドバイザリ

MEMSS：RAM 用のデータ ライン バッファ (DLB) は、データ コヒーレンシー (一貫性) の問題を引き起こします

影響を受けるリビジョン

0、A、B

詳細

データ ライン バッファ (DLB) を有効化し (デフォルトで)、2 つの CPU が同じ RAM アドレス位置に対して同時に読み取り、書き込み動作を実行する場合、読み取り動作では、特定の条件において新しいデータの代わりに古いデータを受信することがあります。

回避方法

複数の CPU で RAM ブロックが共有されている場合、ユーザーは MEM_DLB_CONFIG レジスタの構成ビットを使用して DLB を無効化する必要があります。