JAJZ042B November 2024 – September 2025 F29H850TU , F29H859TU-Q1
ePWM: ワンショット ロード モードでグローバル ロードを使用する ePWM の場合、GLDCTL2.OSHTLD レジスタへの書き込みが、グローバル ロード イベントの 3 TBCLK 以内に発生すると、レジスタのグローバル ロードが遅延する場合があります
0、A、B
GLDCTL2.OSHTLD レジスタ ビットへの書き込みが、グローバル ロード イベント (GLDCTL.GLDMODE によって設定) の 3 TBCLK 以内に発生すると、レジスタのグローバル ロード (GLDCFG によって設定) が遅延し、意図しない波形が発生する可能性があります。
この問題を回避するため、GLDCTL2.OSHTLD レジスタ ビットへの書き込みは、設定されたグローバル ロード イベントの少なくとも 3 TBCLK サイクル前である必要があります。
回避策 1 (推奨):PWM への同期 ISR
回避方法 2:PWM レジスタへの非同期更新